基于2.5D工艺的chiplet的可测性设计

在2.5D和3D时期，DFT设计成为chiplet设计的一个非常关键的领域。除了传统的DFT工具以为，多芯片的共同的设计策略成为了关键。另外，伴随着成本的急剧攀升，平衡测试成本和测试覆盖率的工作也变得尤为重要。 ### 基于2.5D工艺的chiplet的可测性设计 #### 一、2.5D异构集成微系统的定义与背景 在半导体技术发展的道路上，2.5D和3D集成技术因其独特的封装方式和优异的性能表现而受到广泛关注。2.5D集成技术指的是通过中介层(interposer)将多个chiplet（小芯片）进行连接的技术，它不仅能够提高芯片的集成度，还能够在一定程度上解决传统封装带来的信号延迟和功耗问题。 **1.1 微系统的定义** 微系统是指一种利用先进封装技术，将多种不同工艺的chiplet与基板、互连材料等结合在一起，从系统层面进行设计、建模、仿真、制造和测试的集成系统。这种系统可以跨越不同的尺寸尺度，实现异构集成，从而达到更高的性能和更低的成本。 **1.2 2.5D集成工艺路径** - **无芯有机基板互连的chiplet解决方案**：例如Cisco在2016年提出的方案。 - **薄膜互连的chiplet解决方案**：如Shinko在2014年的技术。 - **无源TSV硅基基板的chiplet解决方案**：如台积电(TSMC)在2017年的技术。 - **有源TSV硅基基板的chiplet解决方案**：如Intel在2020年的技术。 **1.3 HBM与3D NAND Flash** - **HBM（High Bandwidth Memory）**：通过TSV（Through Silicon Via）实现多层有源晶圆的堆叠，提供高带宽内存解决方案。 - **3D NAND Flash**：通过垂直接口实现多层堆叠，从而提高了存储密度。 #### 二、Chiplet的核心内容与挑战 **2.1 Chiplet的概念** Chiplet的概念最初是为了应对摩尔定律的放缓，以及为了在现有工艺水平下进一步提高性能、功耗效率和降低成本而提出的。Chiplet可以被视为具有特定功能的小型芯片模块，可以通过混合搭配的方式来构建复杂的系统级芯片(SoC)。 **2.2 Chiplet的发展历程** - **2007年**：COSMOS项目启动，探索化合物半导体材料与硅材料的结合。 - **2017年**：CHIPS项目成立，旨在推动异构集成和IP复用技术的发展。 - **2018年**：ODSA（Open Domain-Specific Architecture）组织成立，旨在推动chiplet标准化进程。 - **2019年**：SHIP计划由美国海军提出，旨在研究最先进的异构集成封装技术。 #### 三、面向2.5D微系统的可测性设计策略 随着2.5D和3D集成技术的应用日益广泛，对于chiplet的可测性设计(DFT, Design for Testability)提出了更高的要求。在传统的DFT工具之外，还需要考虑如何有效地对多芯片系统进行整体测试。 **3.1 可测性设计的重要性** - **测试成本控制**：随着芯片复杂度的增加，测试成本也在不断上升。因此，优化测试策略，平衡测试成本与测试覆盖率显得尤为重要。 - **测试覆盖率提升**：为了确保产品的质量，必须尽可能提高测试覆盖率，尤其是对于那些难以访问的功能模块。 **3.2 多芯片系统的共同设计策略** - **模块化设计**：通过将复杂系统划分为多个独立的chiplet模块，可以简化测试流程，降低测试难度。 - **统一的测试接口**：为所有的chiplet提供一个标准的测试接口，方便测试设备与chiplet之间的通信。 - **故障隔离**：在设计阶段就考虑到可能发生的故障，并设计相应的机制来快速定位故障位置。 #### 四、结论 随着半导体技术的进步，2.5D和3D集成技术在高性能计算(HPC)、人工智能(AI)等领域发挥着越来越重要的作用。为了应对这些新技术带来的挑战，需要不断探索和完善chiplet的可测性设计方案。这不仅包括开发新的DFT工具和技术，还需要在整个设计流程中融入可测性的考量，以确保最终产品的质量和可靠性。