PLL是数字锁相环设计源程序,
其中, Fi是输入频率(接收数据),
Fo(Q5)是本地输出频率.
目的是从输入数据中提取时钟信号(Q5),
其频率与数据速率一致,
时钟上升沿锁定在数据的上升和下降沿上；
顶层文件是PLL.GDF
pll.rar_PLL_verilog 锁相环_verilog pll_锁相 verilog_锁相环实现
版权申诉
33 浏览量
2022-07-14
14:14:18
上传
评论 2
收藏 123KB RAR 举报
pll.rar （76个子文件） 
pll pll 
mealy1.gdf 4KB edge.ndb 559B mealy1.hex 33KB mealy1.pof 54KB pll.pin 3KB pll1.ndb 3KB pll(2).cnf 4KB mealy1.ttf 58KB mealy1.scf 1KB edge.gdf 2KB edge.hif 2KB pll.pof 2KB pll.jbc 34KB pll.mmf 238B mealy1.sof 14KB mealy1.mmf 542B edge.sof 14KB pll1(4).cnf 4KB pll1.pin 4KB mealy1.cnf 3KB mealy1.acf 15KB pll1(3).cnf 5KB pll1.jbc 28KB edge.pin 5KB edge.rpt 18KB pll.fit 4KB pll.scf 163KB pll1.acf 16KB pll.jam 34KB pll.cnf 10KB pll.hif 2KB edge.hex 33KB mealy1.hif 2KB pll.gdf 10KB mealy1.pin 5KB pll1.rpt 22KB edge.scf 625B edge.mmf 538B pll1.mmf 517B pll1.snf 18KB pll1(1).cnf 7KB pll1(2).cnf 4KB pll(1).cnf 7KB pll1.jam 30KB mealy1.fit 3KB pll(4).cnf 4KB pll1.fit 3KB pll1.cnf 7KB aa.gdf 3KB pll(3).cnf 5KB edge.acf 15KB mealy1.ndb 795B edge.fit 2KB pll(5).cnf 2KB mealy1.rpt 19KB edge.snf 2KB edge.ttf 58KB pll1.hif 2KB pll.rpt 21KB pll1.pof 2KB inst1.gdf 4KB pll.snf 26KB edge.cnf 2KB edge.pof 54KB pll1.gdf 8KB mealy1.snf 4KB pll.ndb 4KB pll.acf 15KB updown_counter.sym 304B edge.gdf 2KB
read me.txt 204B fenpin.v 550B dpll.gdf 6KB updown_counter.v 605B edge.sym 192B fenpin.sym 297B
alvarocfc
- 粉丝: 105
- 资源: 1万+
最新资源
- # 微信小程序-健康菜谱 基于微信小程序的一个查找检索菜谱的应用 ### 效果 !动态图(./res/gif/demo
- zabbix-get命令包资源
- 毕业设计，基于PyQt5实现的可视化界面的Python车牌自动识别系统源码
- 26-朴素贝叶斯分类.rar
- 没有安Matlab 也可以 生成FIR抽头系数工具.py
- python烟花代码.rar
- 实验目的： 1.构建基于verilog语言的组合逻辑电路和时序逻辑电路； 2.掌握verilog语言的电路设计技巧 3.完成如
- 扩展卡尔曼滤波matlab仿真
- 3_base.apk.1
- 躺赢者PRO飞控常见典型问题合集（续一）无名小哥 余义 20240501待修
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
评论0