VerilogCogs:用于 DSP 功能和其他常见任务的 Verilog 模块，使 FPGA 开发更轻松、更有趣

VerilogCogs 用于 DSP 功能和其他常见任务的 Verilog 模块，使 FPGA 开发更轻松、更有趣。 目的是为编写 Verilog 代码创建一个可访问的通用函数库。 滤波器、信号变换、I/O 模块等等都是公平的游戏。 用法 您可以将它们直接放在您的项目中，或者，对于 Mojo IDE，您可以将它们作为组件提供给所有项目。 要将这些作为组件添加到 Mojo IDE： 将 lib.xml 的内容与 Mojo IDE 安装的 library/components/lib.xml 文件合并。 将所有 Verilog 文件复制到 library/components 文件夹中。 包含模块的清单 伺服.v - 用于驱动业余伺服的伺服输出模块。 振荡器.v - 一个紧凑的正弦振荡器，用于产生固定频率的正弦波。 sdDac.v - 一阶 sigma-delta 调制器。 类似