使用verilog实现基于FPGA的UART串口收发模块

所需积分/C币:50 2019-05-31 09:56:33 3KB RAR
0
收藏 收藏
举报

使用verilog实现基于FPGA的串口收发模块,可在模块内部更改波特率,收发通道独立

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
抢沙发
一个资源只可评论一次,评论内容不能少于5个字
上传资源赚积分or赚钱
    最新推荐