使用verilog实现基于FPGA的串口收发模块，可在模块内部更改波特率，收发通道独立
uart串口通信的Verilog代码实现，基于Vivado平台，可以联合Modelsim进行软件仿真，同时也可以在Source文件夹下查看源码进行别的平台实现
工程实用项目，里面含有工程文件和测试文件，已经用于实际项目。
ZYNQ7010的UART串口程序，版本VIVADO2017.1，包括PS部分的串口程序
UART(即Universal Asynchronous Receiver Transmitter)是数据通信及控制中广泛使用的一种全双工串行数据传输协议。本设计基于 FPGA器件实现对UART的波特率产生器、UART发送器和接收器及其整合电路的模块化设计，采用Verilog HDL语言对三个功能模块进行硬件描述。通过串口调试助手进行验证，其结果完全符合UART协议的要求和预期的结果。
关注 私信
使用verilog实现基于FPGA的UART串口收发模块
