基于FPGA Verilog串行乘法器DSP设计,代码通过仿真和下板调试,串行的DSP消耗的时间相对较长,但是占用资源较少
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~