没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
verilog 4位乘法器
verilog 4位乘法器
需积分: 40
73 下载量
115 浏览量
2014-10-26
13:10:36
上传
评论
6
收藏
655B
TXT
举报
温馨提示
立即下载
Verilog 4位乘法器设计实现4位二进制数的乘法运算
资源推荐
资源评论
Verilog四位并行乘法器
浏览：177
5星 · 资源好评率100%
4位并行乘法器的电路设计与仿真 1. 实现4位并行乘法器的电路设计; 2. 带异步清零端； 3. 输出为8位； 4. 单个门延迟设为5 ns。
基于verilog HDL语言的4位二进制乘法器的设计,其功能是快速、可靠的实现二进制乘法操作。
浏览：85
5星 · 资源好评率100%
Based on verilog HDL language 4-bit binary multiplier design, its function is fast and reliable to achieve binary multiplication operation.
verilog编写的乘法器
浏览：96
5星 · 资源好评率100%
verilog编写的四位补码乘法器，第一位为符号位……
verilog实现的4位逐次进位乘法器
浏览：190
利用verilog语言实现了逐次进位乘法器，延时达到3.549ns，资源使用了24个LUT
verilog实现的4位节省进位乘法器
浏览：51
5星 · 资源好评率100%
利用verilog实现的四位节省进位乘法器，最大延时为3.372ns，资源为16个LUT
Verilog四位乘法器实验报告（有代码）
浏览：9
4星 · 用户满意度95%
Verilog四位乘法器实验报告带有仿真图
FPGA 四位并行乘法器
浏览：162
5星 · 资源好评率100%
FPGA 四位并行乘法器，QuartusII软件运行成功。
用Verilog实现阵列乘法器
浏览：60
3星 · 编辑精心推荐
用Verilog实现阵列乘法器，采用的是流水线的做法
8位verilog乘法器
浏览：76
5星 · 资源好评率100%
8位verilog乘法器，简单易懂，采用移位相加的方法写成！
verilog 乘法器
浏览：66
4星 · 用户满意度95%
verilog 编写的 乘法器 是一个.v文件 已通过验证
verilog乘法器实现
浏览：31
4星 · 用户满意度95%
基于verilog的乘法器实现，先实现了加法器，在实现乘法器。 环境为quatusII
verilog 乘法器代码
浏览：176
5星 · 资源好评率100%
fpga verilog 16位有符号数乘法器，
Verilog实现4位(可扩展至任意位)带符号加法器_带上下溢出标志位
浏览：117
4星 · 用户满意度95%
Verilog实现4位带符号加法器，带有上益出和下溢出标志位，内含TestBench代码，可直接使用。代码简单修改即可宽展至任意位数的加法器。
verilog的布斯乘法器
浏览：108
4星 · 用户满意度95%
verilog的布斯乘法器daima entity booth16 is port ( rst: in std_logic; -- active high; to reset the system clk: in std_logic; go: in std_logic;-- if go rises from ‘0’ to ‘1’, multiplier starts operation y: in
verilog 带符号乘法器代码
浏览：108
4星 · 用户满意度95%
verilog 带符号乘法器代码，先求绝对值，最后保存符号位。
hspice编写的四位有符号乘法器
浏览：136
3星 · 编辑精心推荐
给微电子专业同学的课程设计做参考，以文本文件编写代码
4*4查找表乘法器
浏览：156
4*4查找表乘法器
四位二进制乘法器（eda实验）
浏览：144
4星 · 用户满意度95%
使用vhdl实现四位二进制数值的相乘 vhd文件可以使用文本文档打开
基于VHDL的4位二进制乘法器
浏览：11
4星 · 用户满意度95%
用VHDL语言做的4位二进制乘法器，编写用的是QuartusII软件。调用了寄存器，加法器，计数器。外加状态机，用原理图实现顶层的编写。
流水线乘法器verilog HDL代码设计
浏览：43
多级流水线结构，是一种并行的方式，将相邻的两个部分的结果再加到最终的输出乘积上，即排列成一个二叉树形式的结构。
4位流水线乘法器
浏览：59
4星 · 用户满意度95%
verilog里用流水线的方法实现乘法器
四位乘法器的VHDL语言设计
浏览：149
本文档说明了如何用VHDL语言设计出四位乘法器，有详细的代码和总结说明.
基于verilog的mult乘法器
浏览：138
4星 · 用户满意度95%
mult乘法器，可用于调制解调中，基于verilog语言编写
Multiplier_乘法器_verilog_
浏览：184
verilog 乘法器 multiplier 代码+仿真
verilog
浏览：157
verilog中文教程
CAN verilog
浏览：15
5星 · 资源好评率100%
在FPGA中用verilog hdl实现CAN控制器,具体实现见代码
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
ZXCCXZZXCCXZZ
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
C++的基于同态加密技术的匿名电子投票系统源码.zip
SW建模格式图.zip
HYD1-rev8B -液压库培训（中文）.pdf
AMESim新手应如何使用自带帮助文档.pdf
Amesim入门基本操作.pdf
AMESim热气动库资料.pdf
车用驱动电机技术发展.pptx
PID控制及在汽车上的应用.ppt
Solidworks2022安装流程文件版指引.pdf
Fortran语言入门与实践：从基础到高级应用.zip
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
