下载  >  开发技术  >  硬件开发  > 8位verilog乘法器

8位verilog乘法器 评分:

8位verilog乘法器,简单易懂,采用移位相加的方法写成!

...展开详情
2011-10-27 上传 大小:1KB
举报 收藏 (3)
分享

评论 下载该资源后可以进行评论 共12条

qq_24950621 非常好,解决了我的问题
2017-06-06
回复
caizezhi1 很不错的资源,马上就能跑
2015-08-19
回复
kmacs_ 确实是一个移位乘法,考试需要,应该很多人参考
2014-10-09
回复
u014518699 很不错,简单的移位乘法器
2014-05-21
回复
huohuo2010 资源不错,对我来说有参考价值
2014-01-05
回复
流水线乘法器verilog HDL代码设计

多级流水线结构,是一种并行的方式,将相邻的两个部分的结果再加到最终的输出乘积上,即排列成一个二叉树形式的结构。

立即下载
复数乘法器的verilog HDL设计代码

复数乘法器本身十分很简单,这里复数乘法器的乘积项的计算调用了wallace树乘法器,故本乘法器的verilog HDL代码中包括了wallace树乘法器模块。仔细内容请浏览我的博客。

立即下载
fpga 8位乘法器 verilog HDL 源代码

fpga 8位乘法器 verilog HDL 源代码;带有tstbench文件

立即下载
8位乘法器,用verilog语言编写

用verilog语言编写的8位乘法器,完成了8位二进制的整数乘法,供大家参考

立即下载
8位乘法器的设计

设计并调试好一个8位乘法器,并用MAX+plus II实验开发系统进行系统仿真。这里的设计思路是由8位加法器构成的以时序逻辑方式设计的8位乘法器。

立即下载
verilog乘法器实现

基于verilog的乘法器实现,先实现了加法器,在实现乘法器。 环境为quatusII

立即下载
一个8位运算器的设计(Verilog代码和testbench)

一个简单8位运算器的设计,含有Verilog代码和testbench,可以直接在modelsim中出波形

立即下载
Verilog乘法器代码

Verilog开发的乘法器代码,可以实现两个8位无符号数的乘法运算。仿真通过

立即下载