为了方便地使用DRAM,降低系统成本,本文提出一种新颖的解决方案:利用80C186XL的时序特征,采用CPLD技术,并使用VHDL语言设计实现DRAM控制器。
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~