VerilogHDL三种描述方式
102 浏览量
2021-01-27
11:32:11
上传
评论 1
收藏 323KB PDF 举报
VerilogHDL三种描述方式三种描述方式
一.数据流建模方式
在组合逻辑电路中，数据不会存储，因此输入信号经过电路变为输出信号类似于数据流动。可以通过连续赋值语句这种特性进
行建模，这种建模方式通常被称为数据流建模。
连续赋值语句只能用来对连线型变量进行驱动，它可以采取显式连续赋值语句和隐式连续赋值语句两种赋值方式。
1.显式连续赋值语句
由两条语句构成：
格式：
<连续型变量类型><位宽><变量名>; // 对连线型变量进行类型说明
assign #<延迟><变量名>=赋值语句； // 对这个连线型变量进行连续赋值的赋值语句
2.隐式连续赋值语句
格式：
<连续型变量类型><赋值驱动强度><位宽>#<延迟><变量名>=赋值语句；
注意：
a. 连续型变量类型默认为wire；
b.位宽默认1位；
c.驱动强度只存在于隐式连续赋值语句，默认（strong1，strong0），若两个驱动强度以高驱动为主；
d.延迟#(delay1，delay2，delay3)分别为上升沿，下降沿，变为高阻态的延迟；
e.连续赋值语句不能出现在过程块里。
f.多个连续赋值语句之间是并行关系，因此与位置顺序无关。
二.行为级建模
评论0