基于VHDL语言的快速Reed-Solomon译码器设计 (2004年)

设计了能纠正一个符号错误的RS(Reed-Solomon)译码器,给出了该译码器的VHDL模型。利用XILINX公司的FoundationSeries3.1i集成设计环境完成了该RS译码器的VHDL源代码输入、功能仿真、布局与布线、时序仿真,并用XC4005EPC84可编程逻辑芯片实现了电路设计。