利用vhdl语言实现3-8译码器

所需积分/C币:4 2008-12-02 16:27:58 27KB APPLICATION/X-RAR
收藏 收藏
举报

练习用VHDL设计逻辑,并设计一个3-8译码器,对其进行时序仿真

...展开详情
立即下载 低至0.43元/次 身份认证VIP会员低至7折
    抢沙发
    一个资源只可评论一次,评论内容不能少于5个字
    关注 私信 TA的资源
    上传资源赚积分,得勋章
    最新推荐