摘要：对于MAX9209/MAX9222等多通道输入的LVDS串行/解串器，测量接收器的延迟裕量以判断它们的抖动容限是一种行之有效的方法。虽然一些文献给出了接收端的延迟定义，但还没有公认的测试方法。本文介绍了详细的延迟裕量的测试方法。本文提供的内容有助于理解4路SerDes器件数据资料中给出的延迟裕量的规格和定义。
以下测试将给出测试中的各个步骤，测试使用了Maxim的MAX9209/MAX9222串行器/解串器(SerDes)，工作在直流均衡模式，连线是10米屏蔽双绞线。整个测试过程使用的是Tektronix的CSA8000采样示波器、Tektronix的P*8 FET的差分探头、PR
在电子测量领域，LVDS（低压差分信号）串行器/解串器（SerDes）的性能评估是至关重要的，特别是对于具有多通道输入的器件如MAX9209和MAX9222。延迟裕量测试是衡量LVDS接收器对抖动容忍度的一种方法，有助于确保系统的可靠性和稳定性。尽管一些文献对延迟进行了定义，但在实际测试过程中缺乏统一的标准。本文主要介绍了如何详细地进行延迟裕量测试，提供了具体的步骤，并针对4路（3路数据+1路时钟）LVDS串行器/解串器进行了实测案例，以帮助理解和验证设备规格。
我们需要测量RxCLKIN时钟信号在0V差分电压处的上升沿抖动峰值，记作Tjclk（见图1）。这是评估时钟稳定性的基础，因为时钟抖动直接影响到数据传输的精确性。
接下来，通过测量RxCLKIN上升沿与LVDS数据通道DCA比特流前沿的时间差（偏差），即Tsk0、Tsk1、Tsk2（参见图2）。这些偏差反映了数据在传输过程中由于通道差异造成的失准。理想情况下，时钟与数据应该完全对齐，而实际偏差则反映了系统容错能力的上限。
然后，我们需要测量每个LVDS串行数据位在0V处的抖动峰-峰值，分别记作RxIN0、RxIN1、RxIN2。这一步骤可以使用PRBS码来实现，如通过设置MAX9209的第14脚和第27脚为低电平，将时钟连接到TxCLKIN，生成所需的PRBS码序列（图3）。
测试过程中，我们会找出抖动最大的数据位TjdL，同时确定最大的时间偏差TskL。根据MAX9222的数据资料，延迟裕量规格（RSKM）的计算公式为：
RSKM ≥ (TjdL / 2) + ((Tjclk / 2) - 75ps) + TskL
其中，75ps是MAX9209串行器的脉冲位置变化的最大值150ns的一半。这个公式确保了在考虑所有潜在抖动源后，系统仍能保持足够的余量。
总结来说，本文提供的延迟裕量测试方法是通过具体的操作步骤，结合专业的测试设备（如Tektronix的CSA8000采样示波器和P*8 FET差分探头），对MAX9209/MAX9222这类4路LVDS SerDes进行详尽的性能评估。这种方法不仅有助于理解设备规格，也为工程师在设计和优化系统时提供了实用的指导。通过这样的测试，可以确保LVDS串行器/解串器在实际应用中的抖动容忍度，从而保证数据传输的准确性和系统的稳定性。
