基于VHDL的正交编码脉冲电路解码计数器设计 (2008年)

针对正交编码脉冲电路脉冲(quadrature encoder pulse, QEP)的解码和计数的问题,给出了QEP解码计数器的解决方案。本方案在复杂可编程逻辉器件(complex propamn-blelogic device,CPLD)中使用VHDL(VHSIC bmdware de- scription抽叱扣刊笋)实现语言硬件编程。整个解码计数器设计分为脉冲边沿检测器,计数脉冲和计数方向发生器,上下行计数器三部分,成功的解决了由传感器抖动引起频繁换向时准确计数的问题。该解决方案使用Altera公司