下载 >  课程资源 >  C/C++ > 用VHDL设计100进制加减计数器

用VHDL设计100进制加减计数器 评分:

这是用VHDL设计的100进制的加减计数器
2010-07-01 上传大小:302KB
分享
收藏 (2) 举报

评论 共3条

u010386486 好样的啊,毕设用到了啊
2015-07-07
回复
yinhaiyuan2012 虽然不能显示,但很简洁
2013-11-30
回复
qqfu213 很好用,值得参考,谢谢!
2013-05-15
回复
24进制计数器
100进制计数器

基于quartus ii的100进制计数器vhdl语言

立即下载
Verilog 十进制计数器
使用verilog实现计数器
【VHDL】设计带有异步复位的可加减控制的50进制加减计数器
24进制计数器 - 我的第一个FPGA程序
vhdl语言60进制计数器及其数码显示
50进制计数器

50进制计数器,异步置数,同步置位,CLK RST RET都是低电平触发,个位十位同时计数,带CY输出。代码中有解释,啥也不说了,都在WORD里了。

立即下载
可以控制加减的十二进制计数器

用于数电实验作业,可以通过控制开关,使进行十二进制的加减法,并且在七段数码管上显示

立即下载
10进制加减计数器状态机的VHDL设计

10进制加减计数器状态机的VHDL设计,有源程序的

立即下载
十进制计数器的设计
具有清零和并行置数功能的4位同步二进制递增计数器(行为描述)
自定义控件——加减计数器
10位计数器(异步复位)的verilog HDL程序

采用异步复位的十进制计数器,捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.

立即下载
VHDL计数器的问题
设计20进制计数器
带异步复位和计数使能控制的8位二进制减法计数器设计

带异步复位和计数使能控制的8位二进制减法计数器设计 带异步复位和计数使能控制的8位二进制减法计数器设计

立即下载
【VHDL】同步复位、置位的D触发器设计
VHDL用两个process实现100进制计数

VHDL实验 用两个process实现100进制计数

立即下载
基于VHDL语言的60进制加法计数器

这是一个由VHDL语言实现的60进制的加法计数器的实例代码。

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

用VHDL设计100进制加减计数器

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: