下载 >  课程资源 >  软件测试 > 12进制计数器的VHDL程序设计

12进制计数器的VHDL程序设计 评分:

12进制计数器的VHDL程序设计
2013-03-19 上传大小:159KB
分享
收藏 举报

评论 共1条

zaqwsxcderfvbbgt 很好 对我有帮助m
2014-05-26
回复
FPGA作业2:利用veilog设计12进制计数器
设计12进制计数器
FPGA作业1:利用74161设计12进制计数器
十二进制计数器 VHDL源码 和 原理图 都有

十二进制计数器,max + plusII…… vhdl语言 和 原理图 都有

立即下载
可以控制加减的十二进制计数器

用于数电实验作业,可以通过控制开关,使进行十二进制的加减法,并且在七段数码管上显示

立即下载
VHDL12进制计数器及仿真代码

VHDL语言12进制计数器代码及仿真文件

立即下载
10进制加减计数器状态机的VHDL设计

10进制加减计数器状态机的VHDL设计,有源程序的

立即下载
用VHDL设计100进制加减计数器

这是用VHDL设计的100进制的加减计数器

立即下载
十二进制计数器,Multisim10仿真

十二进制计数器,Multisim10仿真

立即下载
十二进制同步计数器

1 十二进制同步计数器, VHDL FPGA实验设计报告 内部有代码,正常运行。

立即下载
6进制计数器计数器 VHDL

基于fpga,使用vhdl语言编写的6进制计数器。输入时钟为1hz

立即下载
60进制和24进制计数器基于VHDL语言编写

60进制和24进制计数器基于VHDL语言编写 60进制和24进制计数器基于VHDL语言编写

立即下载
60进制加法计数器 VHDL QuartusII仿真

60进制加计数 VHDL QuartusII仿真 可自由更改进制

立即下载
74LS160实现十二进制计数器

数字逻辑设计 74LS160实现十二进制计数器

立即下载
利用VHDL语言编写的60进制计数器

该程序可进行60秒计数,用于数字时钟的编写。

立即下载
基于VHDL语言的60进制加法计数器

这是一个由VHDL语言实现的60进制的加法计数器的实例代码。

立即下载
vhdl实验二(异步触发十进制加法计数器

vhdl实验二(异步触发十进制加法计数器),有源程序,仿真图,eda2000连接图。

立即下载
8位二进制计数器vhdl源程序及原理图

8位二进制计数器vhdl源程序及原理图,波形,源代码。

立即下载
vhdl进制计数器

vhdl语言描述 五进制计数器 外加仿真波形图

立即下载
10进制计数器vhdl程序设计报告

10进制计数器 vhdl程序 quartus仿真 带进位复位功能

立即下载

热点文章

img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

12进制计数器的VHDL程序设计

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: