适用于数字锁相环的快速建模方法* (2012年)

为解决数字锁相环基于晶体管级仿真速度慢的问题，提出一种适用于数字锁相环的快速高精度建模方法。该方法直接利用数字模块的设计代码作为输入的仿真文件，并根据Spice仿真结果用Verilog-A对模拟模块进行建模。由于Verilog设计代码能够准确的描述数字模块性能，而Verilog-A模型对模拟模块的各种电路特性都能准确模拟，因此该模型的仿真精度非常高。最终以一种数字锁相环结构为例建立数模混合模型进行仿真，验证了该设计方法的可行性和有效性。