Matlab代码verilog-sequentialProcessor:算术逻辑单元的设计与实现

Matlab代码verilog 顺序处理器 有关此项目的详细文档，请参阅顺序处理器PDF文件。 为了更好地理解计算机体系结构，我设计并实现了基于顺序处理器的算术逻辑单元（ALU）。 ALU是一种组合数字电路，可对整数二进制数进行算术和逻辑运算。 ALU是CPU的基本金属构件； CPU的控制单元指示ALU执行某种操作（基于发送到处理器的指令），并将结果存储在寄存器中。 这是CPU操作的关键，也是ALU如此重要的原因。 当前的CPU具有多个ALU，因此可以并行执行多个操作，从而提高了性能。 与并行处理相反，顺序或串行处理按接收到的顺序执行指令。 本文开发的ALU利用顺序处理器的概念，其中系统使用由指令存储器控制的多功能ALU依次执行操作。 这个简单的顺序处理器还利用带有触发器的寄存器来存储值。 时钟信号用于调整触发器的运行速度，其频率足够低以允许解析ALU输出。 由于输出状态存储在存储器中以在将来的操作中用作输入，因此它采用顺序逻辑来控制ALU。 设计的ALU是8位电路，可对两个8位二进制整数进行操作：加法，减法，乘法和按位与。 为此，实现了多个电路：8位加法器，8位减法器，8位乘法器，8