Matlab代码verilog-KRD:Verilog-HDL/VHDL项目

Matlab代码verilog 关于KRD 探测器的电子开发项目。 主要使用Verilog-HDL。 目录说明 proto_ip_code IP打包之前，此目录包含HDL代码。 common_source 它包含proto_ip_code常用的源代码。 ip_repo 该目录包含用户打包的IP和用户定义的接口或系统生成器IP。 project_tcl 您可以通过运行tcl脚本来创建vivado项目。 运行tcl后，将创建项目文件夹，但git不会跟踪它。 这是因为实际的项目目录太大，无法由git管理。 您可以通过在PowerShell上运行以下命令来创建vivado项目文件。 cd <directory> vivado -source <project>.tcl 如果找不到“ vivado”命令，请检查是否为系统路径添加了/path/to/vivado/installed/bin 。 （对于Windows，还需要/path/to/vivado/installed/bin/unwrapped/win64.o 。） project_tcl典型目