一、 实验内容
1. 了解 32 位有符号、无符号除法器的实现原理
2. 使用 V erilog 实现一个 32 位有符号除法器和一个 32 位无符号除法器
二、 模块建模
2.1 功能描述
无符号除法器功能为：将两个 32 位无符号数相除，得到一个 32 位商和 32 位余数。本实
验分别实现 32 位有符号和无符号除法器，结果为 32 位商 quotient 和 32 位余数 remainder，
分别存放在 CP U 的专用寄存器 LO 和 HI 中。除法器时钟信号下降沿时检查 start 信号，有
效时开始执行，执行除法指令时，busy 标志位置 1。在执行除法指令时，任何情况下不产生
算数异常，当除数为 0 时，运算结果未知，对除法器除数为 0 和溢出情况的发生通过汇编指
令中其他指令进行检查和处理。
带符号除法器功能为：将两个 32 带符号数相除，得到一个 32 位商和余数，基本和无符
号除法器类似，注意余数符号与被除数符号相同。
2.2 实现原理
无符号除法器：本次实验采用不恢复余数的方法构造除法器。恢复余数除法器的构造方
法为：对于 32 位无符号除法，可将被除数 a 转换成高 32 位为 0 低 32 位是 a 的数 temp
a
，
在每个周期开始时 temp
a
向左移动一位，最后一位补零，然后判断 temp
a
的高 32 位是否大
于等于除数 b，如是则 temp
a
的高 32 位减去 b 并且加 1，得到的值赋给 temp
a
，如果不是则
直接进入下一步，执行结束后 temp
a
的高 32 位即为余数，低 32 位即为商。
不恢复余数除法器构造方法为：不恢复余数即不管相减结果是正还是负，都把它写入 reg
r
，
若为负，下次迭代不是从中减去除数而是加上除数。其主要有以下几个步骤：1. 将除数向左
移位到恰好大于被除数 2. 若余数为正：余数减去移位后除数；若余数为负：余数加上移位后
除数；3. 若现余数为正，该位结果为 1，否则为 0，将除数向右移位一位 4. 重复 2，3，直到
移位后除数小于原除数
带符号除法器：对于 32 位有符号除法，可先将有符号数转换成无符号数除法，根据被除
数和除数的符号判断商的符号，被除数是负数时余数为负，否则为正。
2.3 模块代码
3
评论0