没有合适的资源?快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
16位除法器
16位除法器
verilog
需积分: 50
16 下载量
146 浏览量
2012-11-24
13:26:20
上传
评论
2
收藏
1KB
V
举报
温馨提示
立即下载
16位除法器设计,已经通过验证,能直接使用希望对大家有用。
资源推荐
资源评论
DIV16 - 副本_除法器_16位高速硬件除法器VHDL_高速除法器vhdl_高速除法器_DIV16-副本
浏览:18
5星 · 资源好评率100%
实现16位高速硬件除法器的VHDL 实现quartusII 变成,包括test bench 已经仿真波形 bsf文件
16位有余除法器的fpga实现(verilog)
浏览:73
16位有余除法器的fpga实现(verilog)代码 module div_uu( clk, rst, clk_en, nom, //beichushu den, //chushu quo, //shang div_end );
verilog N位除法器
浏览:107
5星 · 资源好评率100%
已调试通过。修改parameter就可以实现N位除法
16位除法器的verilog代码
浏览:125
16位除法器设计,已经通过验证,能直接使用希望对大家有用。
fpga的verilog实现的硬件除法器
浏览:33
这是一个被除数和除数参数化可调的verilog些的除法器 这是一个被除数和除数参数化可调的verilog些的除法器
高速硬件除法器_除法器_高速除法器_ownerny7_edavhdl_高速除法器vhdl_
浏览:114
5星 · 资源好评率100%
此文件是由VHDL语言编写的,可以实现高速硬件除法器的功能,已调试正常。
rtliol.zip_5TS_Verilog代码_verilog 除法器_除法器_除法器verilog
浏览:192
5星 · 资源好评率100%
除法器的verilog code 的代码
基于virelog硬件除法器设计
浏览:138
5星 · 资源好评率100%
verilog 的16bit除以8bit除法器
高速除法器设计及ASIC实现
浏览:112
为提高除法计算的速度,提出了新的基-16算法的高速除法器算法,并以专用集成电路设计方法实现。与 MIPS处理器中使用的除法器相比,电路最大延迟减少了27%,计算所需时钟周期数减少了68%,速度性能改善了 77%左右。给出了电路的其他性能指标。该电路适用于对运算速度要求非常高的场合。
除法器的Verilog实现
浏览:43
3星 · 编辑精心推荐
包含有符号除法器以及无符号除法器的Verilog源码,同时带有tb文件用于仿真测试,在Vivado和Modelsim上验证通过
除法器:32位处以16位
浏览:47
除法器:32处以16位,fpga可综合,verilog代码
八位除法器
浏览:33
在ise上用vhdl写的八位除法器代码,附有moldeisim仿真代码
除法器设计
浏览:164
除法器设计
阵列除法器的设计
浏览:97
5星 · 资源好评率100%
用元件编写除法器,文件里面有详细的芯片链接和报告模板
VHDL N位 除法器
浏览:128
4星 · 用户满意度95%
已调试通过 修改GENERATE 就可以实现N位除法
verilog除法器
浏览:98
5星 · 资源好评率100%
可自行设定除数和被除数的位宽,所需要的时钟数为商的位数再加1。已经附带testbench,简单易懂。
高精度除法器(verilog)
浏览:7
3星 · 编辑精心推荐
自写的 高精度除法器 18位输入36位输出
用verilog实现除法器(两种方法)
浏览:11
一、 实验目的与要求: 用verilog语言编写出一个除法器的代码,并在modelsim中进行功能仿真,认真的完成实验报告。 二、 实验设备(环境)及要求: 在modelsim环境下编写代码与测试程序,并仿真; 在synplify pro下编译,设置硬件并综合。 三、 实验内容及步骤: 1、 选择除法器的算法,本实验开始采用的是减法实现除法器的例子(比如十进制中的a/b,可先比较a与b的大小,如果
8位除法器的毕业设计
浏览:178
3星 · 编辑精心推荐
本课题的来源是基于超高速集成电路硬件描述语言(VHDL)及MAX + Plus II软件开发工具的进行模拟仿真的8位除法器,该除法器用于实现8位的除法运算。
12位除法器 EDA
浏览:90
5星 · 资源好评率100%
这个程序是用CPLD编写的程序,12位除法器
FPGA 64位除法器(Verilog)
浏览:35
使用verilog语言,通过移位减方式实现64位除以32位数据的除法器,所需资源少,运算速度约64个时钟周期,可方便的自动修改运算位数
NUC029LAN代替M0516,硬件除法器,2.5-5.5V,50MHz Cortex-M0,4KB的SRAM,64KB的Flash,4KB的LDOROM-TRM_NUC029_Series_EN_Rev1.02.pdf
浏览:107
NUC029LAN代替M0516,硬件除法器,2.5-5.5V,50MHz Cortex-M0,4KB的SRAM,64KB的Flash,4KB的LDOROM-TRM_NUC029_Series_EN_Rev1.02.pdf
乘法器和除法器
浏览:6
实现乘法和除法
基于VHDL除法器
浏览:126
3星 · 编辑精心推荐
基于VHDL除法器
vhdl 除法器
浏览:62
4星 · 用户满意度95%
任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是通过两位二进制数加两位二进制数的加法器和两位二进制数加一位二进制数的加法器与与门和非门连接而成。它的运算速度几乎与同样位数的加法器的运算速度相同,而且使用的设备量也很少。在使用特殊除法的场合有不可替代的作用
verilog 除法器
浏览:147
4星 · 用户满意度95%
verilog 除法器。已经调试。写的不错
移位除法器
浏览:178
verilog写的移位除法器,最简单的除法器,没有任何优化
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
tanye22
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
0603封装E96系列1%精度贴片电阻3位丝印代码表示的标准电阻值
求职材料---潘燕妮.pdf
用蒙特卡洛法实现对排队等待问题的计算机模拟
Android UI设计:打造美观界面的完整Demo 源码
数字信号处理实验-系统响应及系统稳定性,Matlab
《HTML5游戏开发实战》代码
JDK8集合基础.pdf
instrumentation-msapp.yaml
Java爬虫:实现信息抓取的完整实例源码
云计算大数据中心第三次作业
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功