没有合适的资源？快使用搜索试试~
我知道了~
文库首页
开发技术
硬件开发
VHDL N位 除法器
VHDL N位 除法器
VHDL
4星
· 超过85%的资源
需积分: 45
43 下载量
176 浏览量
2011-09-21
00:20:34
上传
评论
6
收藏
3KB
VHD
举报
温馨提示
立即下载
已调试通过 修改GENERATE 就可以实现N位除法
资源推荐
资源评论
高速硬件除法器_除法器_高速除法器_ownerny7_edavhdl_高速除法器vhdl_
浏览：105
5星 · 资源好评率100%
此文件是由VHDL语言编写的，可以实现高速硬件除法器的功能，已调试正常。
DIV16 - 副本_除法器_16位高速硬件除法器VHDL_高速除法器vhdl_高速除法器_DIV16-副本
浏览：138
5星 · 资源好评率100%
实现16位高速硬件除法器的VHDL 实现quartusII 变成，包括test bench 已经仿真波形 bsf文件
基于VHDL除法器
浏览：106
3星 · 编辑精心推荐
基于VHDL除法器
vhdl 除法器
浏览：200
4星 · 用户满意度95%
任意正整数的快速除法器属于电子器件技术领域。主要解决现有除法器运算速度慢、元器件多的问题。技术要点是通过两位二进制数加两位二进制数的加法器和两位二进制数加一位二进制数的加法器与与门和非门连接而成。它的运算速度几乎与同样位数的加法器的运算速度相同，而且使用的设备量也很少。在使用特殊除法的场合有不可替代的作用
用VHDL语言实现的除法器，里面含有实现的原理方法报告！
浏览：90
5星 · 资源好评率100%
用VHDL语言实现的除法器，里面含有实现的原理方法报告！ 适合对除法器陌生的朋友！
4位除法器vhdl程序
浏览：153
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。 VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。
基于vhdl的8位除法器设计
浏览：101
4星 · 用户满意度95%
详细的设计与说明 代码全，设计简单，有原理说明图示范
VHDL 4位除法器
浏览：180
3星 · 编辑精心推荐
简单易懂的4位有符号除法器，适当修改可以使用无符号数，原理简单
VHDL 的四位二进制除法器的实现程序代码
浏览：27
5星 · 资源好评率100%
除法器可以直接改变范围变换多位除法器，可以在数码管显示输入输出的数值！
任意N位和M位的除法器VHDL实现
浏览：74
5星 · 资源好评率100%
大家好，我是复旦大学的研究生。本资源是一个基于VHDL语言的M位除以N位的除法器。其中M/N ，商M位，余数是N位的。以Moim设计验证和验证。压缩包里有除法器的源文件和testbench。可加入工程，直接测试。鄙人测试都是无错误的。愿尊驾下载后，积极评价，以便于相互交流，学习。O(∩_∩)O谢谢.2015年5月7日于芬兰，图尔库。
chufaqi.rar_除法器VHDL
浏览：138
用vhdl编写的N位除法器，适合初学者学习和编程
基于 VHDL 的 8 位除法器的实现
浏览：142
摘要:介绍了利用 VHDL 实现八位 除 法 , 采 用 层 次 化 设 计 , 给 出 了 实 现 除 法 的 子 模 块 程 序 。使 用 Altera 公 司 的 MAX+PLUSII10.2 开发软件进行功能仿真并给出仿真波形
基于VHDL的8位除法器的实现
浏览：66
4星 · 用户满意度95%
基于VHDL的8位除法器的实现，很有用哦，很有参考价值！
译码器VHDL
浏览：91
数字电路设计实验用VHDL语言实现的单数码管译码器
VHDL-Cookbook
浏览：7
VHDL语言参考 快速查看手册 简单实用的例子
论文研究-基于VHDL过程的除法器实现 .pdf
浏览：119
基于VHDL过程的除法器实现，刘述防，张晓冰，本文描述了一种由纯组合逻辑电路实现整型除法器的VHDL模型，该模型采用VHDL语言中过程调用的方式来实现，并且在FPGA硬件上是可综合的
vhdl可调精度除法器
浏览：81
利用vhdl编写的除法器 精度可调 原理易懂
高精度除法器(verilog)
浏览：70
3星 · 编辑精心推荐
自写的 高精度除法器 18位输入36位输出
16位除法器的verilog代码
浏览：26
16位除法器设计，已经通过验证，能直接使用希望对大家有用。
16位除法器
浏览：6
16位除法器设计，已经通过验证，能直接使用希望对大家有用。
带符号数除法vhdl实现
浏览：62
5星 · 资源好评率100%
四位二进制带符号数除法的vhdl代码实现
用verilog实现除法器(两种方法）
浏览：136
5星 · 资源好评率100%
一、 实验目的与要求： 用verilog语言编写出一个除法器的代码，并在modelsim中进行功能仿真，认真的完成实验报告。 二、 实验设备（环境）及要求： 在modelsim环境下编写代码与测试程序，并仿真； 在synplify pro下编译，设置硬件并综合。 三、 实验内容及步骤： 1、 选择除法器的算法，本实验开始采用的是减法实现除法器的例子（比如十进制中的a/b，可先比较a与b的大小，如果
VHDL程序设计——2
浏览：147
VHDL程序设计课程课件 很简洁的讲述方法引人入胜
VHDL TESTBENCH
浏览：101
VHDL TESTBENCH自动生成程序,
VHDL-8位ALU
浏览：76
VHDL-8位ALU
VHDL 通用寄存器组
浏览：78
5星 · 资源好评率100%
VHDL quartus VHDL 通用寄存器组
SNOW-V-VHDL
浏览：22
SNOW-V算法的vhdl实现，带着testbench
fpga的verilog实现的硬件除法器
浏览：85
这是一个被除数和除数参数化可调的verilog些的除法器 这是一个被除数和除数参数化可调的verilog些的除法器
FPGA 64位除法器(Verilog)
浏览：37
使用verilog语言，通过移位减方式实现64位除以32位数据的除法器，所需资源少，运算速度约64个时钟周期，可方便的自动修改运算位数
除法器的Verilog实现
浏览：113
3星 · 编辑精心推荐
包含有符号除法器以及无符号除法器的Verilog源码，同时带有tb文件用于仿真测试，在Vivado和Modelsim上验证通过
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~
联系上传者
评论
a208hlc
2014-02-20
写的规整，可以参考一下
jessie3115
粉丝: 2
资源:
2
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场，查看用户热搜
最新资源
4_springmvc333.zip
exp1.cpp
基于51单片机和HC-05蓝牙模块、Lcd模块、DS18B20温度传感器模块利用串口通信进行环境监测
main.c
基于51单片机设计的火灾报警器，传感器包括烟雾，光强，温度传感器
vivado工程，向ddr的指定地址中写数据
旋转链表(java代码).docx
基于51单片机和DS18B20的温度检测和报警系统，可设置报警温度上下限，输出温度采用数码管显示
家里的全自动洗衣机-51单片机驱动程序
EN-HCNetSDKV6.1.9.4-build20220412-win32
资源上传下载、课程学习等过程中有任何疑问或建议，欢迎提出宝贵意见哦~我们会及时处理！
点击此处反馈
安全验证
文档复制为VIP权益，开通VIP直接复制
信息提交成功
