基于深度学习的Block RAM核的功能简介和应用说明
需积分: 5 172 浏览量
2024-05-09
14:54:42
上传
评论
收藏 2.63MB PDF 举报
Block RAM 核的功能简介和应用说明
Block RAM 核作为 Xilinx FPGA 内部的重要缓存资源，可以生成 ROM、RAM、FIFO 和 CAM
等存储器，在 FPGA 开发中应用广泛。本文主要对 BlockRAM 硬核的内部结构、接口时序和
生成进行说明。
1 Xilinx FPGA 器件内部存储资源介绍
1.1
基于
Block RAM
的
IP
核简介
Xilinx FPGA 内部的 BlockRAM 硬核可用于数据内容的长时间或临时存储。Block RAM 在
ilinx Spartan-2 系列中首次启用。随着器件工艺水平和用户需求的不断增加， FPGA 内部的
BlockRAM 容量从最初的 16Kb 提高到了 5000Kb 以上。从 Virtex-5 系列开始，单个 RAM 硬核
的存储规模已经从 18Kb 增加到 36Kb，即由两个 18kb 存储器构成。在简单双口模式中的数
据宽度从 36 位增加到 72 位,单口 RAM 的带宽提高了一倍。Virtex-6 系列 FPGA 中嵌入 Block
RAM 硬核可以配置成独立的 36KbBlock RAM 使用，或配置成两个独立的 18Kb RAM 分开使用。
以 Block RAM 硬核作为基础缓存资源，根据用户需求在 XilinxCORE Generator 工具下例化生
成单端口 ROM、双端口 ROM、单端口 RAM、双端口 RAM、内容可寻址存储器(CAM)、FIFO
存储器，其中 FIFO 包括同步 FIFO、异步 FIFO 和数据宽度转换 FIFO 等。
1.1.1 单端口和双端口 ROM 功能简述
ROM(Read Only Memory，只读存储器)IP 核是只有数据读取接口，没有数据写入功能的
存储器。通过对 ROM 导入初始配置文件，可以给 ROM 内部的各个地址赋初值，用户再通
过地址接口读取 ROM 对应地址存储的数据。在 ROM 使用过程中，读各地址输出的数据不
变，除非导入新的初始配置文件改变对应地址的内容。Block RAM 资源可以例化为单端口
ROM 或双端口 ROM，如图 1 所示。单端口 ROM 只提供一个端口的读取控制信号，数据输
出端只有 DOUTA 一个接口，如图 3-1(a)所示:双端口 ROM 包括两组数据读取控制信号，且两
组信号可以分别独立控制，存在两个不同的数据输出接口，如图 3-1(b)所示。生成单端口 ROM
与双端口 ROM 占用的资源是相同的，其中 A 接口与 B 接口共享 36Kb 存储资源。可将单端
口 ROM 视为双端口 ROM 的简化版。
剩余30页未读，继续阅读
资源评论
