没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
专业指导
32位加法器 verilog代码
32位加法器 verilog代码
共11个文件
v:9个
bak:2个
32位加法器
verilog
进位选择
3星
· 超过75%的资源
需积分: 50
106 下载量
188 浏览量
2012-12-29
11:53:23
上传
评论
3
收藏
4KB
ZIP
举报
温馨提示
立即下载
32位加法器 verilog代码 其中还包含全加器、四位加法器的代码
资源推荐
资源详情
资源评论
Verilog加法器代码
浏览:101
Verilog加法器代码,可以通过Vivado运行
Verilog实现32位加法器(内含设计代码和测试代码)
浏览:197
本项目实现的是32位加法器,实现思路为连接4个8位加法器,已通过vivado Simulation。 使用语言:Verilog 使用软件:vivado 本项目包含: 1、vivado项目文件adder_32.xpr 2、readme.txt 3、vivado自动生成的文档(含设计代码和测试代码)
verilog 编写的32位加减法器
浏览:3
5星 · 资源好评率100%
用Verilog编写的32位加减法器,有nclaunch 仿真功能图,有design_vision 的门级仿真结果,代码提供了两种基础加法器架构:逐位进位加法器和超前进位加法器,值得学习。
32位加法器
浏览:29
32位的加法器,仿真可用。VHDL语言实现
32位快速加法器(Verilog)
浏览:190
4星 · 用户满意度95%
32位超前进位快速加法器 经过Isim仿真测试正确的32位超前加法器 编写语言Verilog-HDL 基于zhaohongliang代码 修改了其中部分有问题的模块
32位进位选择加法器
浏览:58
5星 · 资源好评率100%
verilog HDL 32位选择进位加法器 (快速加法器)
32位快速加法器
浏览:138
带流水线的32位快速加法器。在设计过程中,将串行进位加法器和超前进位加法器相结合,即克服了完全采用超前进位算法实现上的逻辑复杂性,又解决了串行进位运算时间长的问题,提升了运算速率。
定点补码一位乘法器的设计 计算机组成原理课程设计 报告加工程
浏览:40
3星 · 编辑精心推荐
定点补码一位乘法器的设计 计算机组成原理课程设计 可硬件下载
计算机组成原理——Verilog语言实现的32位并行加法器
浏览:92
5星 · 资源好评率100%
用并行方法实现的加法器,比一般的串行方法更加高效。Verilog语言实现。
verilog实现的基于流水线的128位加法器
浏览:89
4星 · 用户满意度95%
用verilog实现的基于流水线的128位加法器。
32位加减法电路Verilog代码
浏览:195
32位加减法电路的Verilog代码,可以同时实现无符号和有符号的加减法
基于Verilog语言设计32位全加器
浏览:109
基于Verilog语言设计的电路。基于Verilog设计一个32位全加器,这个32位全加器是基于8位全加器、4位全加器设计的。
32位超前进位加法器(Verilog)
浏览:28
4星 · 用户满意度95%
32位超前进位加法器(Verilog HDL),由8个四位超前进位生成。
32位浮点数加法器verilog
浏览:17
5星 · 资源好评率100%
32位浮点数加法器 也算是减法器 其中32位浮点数用的是IEEE 754标准表示的 根据别人的改写的 有问题欢迎大家指出 信号定义不是很完整 verilog编写的
32位浮点加法器 verilog
浏览:18
5星 · 资源好评率100%
32位浮点加法器 verilog代码 无仿真 可用 很好用 欢迎使用
16位行波加法器
浏览:38
16位行波加法器,存在bug,从modelsim仿真看出。
Verilog原码二位乘法器
浏览:103
Verilog原码二位乘法器,其中两个操作数位宽为5。文件中含解释文档,代码中含tb文件和详细注释。配合https://blog.csdn.net/qq_42334072/article/details/105928385食用更佳
一位的全加法器,四位加减法器设计(logisim).zip
浏览:26
在Logisim设计一个用4个FA4构成一个4位的加减法器:可以在引脚输出结果,并显示在LED上。输入采用手动设置引脚
32位超前进位加法器设计verilog
浏览:39
32位超前进位加法器设计verilog 分成几个部分啊
Python编写的2^n位kogge-stone树形加法器Verilog代码生成
浏览:77
可利用以上代码生成2^n位的kogge-stone树形加法器,先运行Python代码然后和里面的两个.v文件一起即可综合出相应位数的kogge-stone加法器
超前进位加法器verilog代码
浏览:131
4bit超前进位加法器(CLA)源代码,用组合逻辑实现
32位浮点数加法器_system verilog.zip
浏览:182
32位浮点数加法器基于system verilog,可以实现串行输入的两个标准化的32位浮点数的相加并得到标准化的结果。此外该加法器能处理“特殊”数字:零、正无穷、负无穷和“非数字(NaN)”。本文件带测试代码
KS加法器 verilog
浏览:65
4星 · 用户满意度95%
经典的kogge-stone加法器结构,32结构,verilog代码
Verilog实现4位(可扩展至任意位)带符号加法器_带上下溢出标志位
浏览:177
4星 · 用户满意度95%
Verilog实现4位带符号加法器,带有上益出和下溢出标志位,内含TestBench代码,可直接使用。代码简单修改即可宽展至任意位数的加法器。
Verilog加法器简单实现
浏览:186
Verilog加法器,比较简单的实现方式,适合初学者
常用加法器-Verilog
浏览:40
关于常用的加法器里面都有,VerilogHDL
8位全加器,verilog实现
浏览:45
5星 · 资源好评率100%
8位全加器,实现加法减法。sub为0做加法,sub为1做减法
python大作业 含爬虫、数据可视化、地图、报告、及源码(整和为一个文件)(2014-2020全国各地区原油加工量).rar
浏览:192
5星 · 资源好评率100%
(含源码及报告)本程序分析了自2014年到2020年每年我国原油加工的产量,并且分析了2019年全国各地区原油加工量,含饼状图,柱状图,折线图,数据在地图上显示。运行本程序需要requests、bs4、csv、pandas、matplotlib、pyecharts库的支持,如果缺少某库请自行安装后再运行。文件含2个excel表,4个csv文件以及一个名字为render的html文件(需要用浏览器打
仿真电路以及操作方法
浏览:124
5星 · 资源好评率100%
用一片通用四运放芯片LM324组成电路,实现以下功能:用低频信号源产生ui1=0.1sin2πft(V),f=500Hz的正弦波信号,加至加法器的输入端,加法器的另输入端加入有自制振荡器产生的信号uo1。要求加法器的输出电压ui2=10 ui1+ uo1。ui2经选频滤波器滤除uo1频率分量,选出f信号为uo2,uo2为峰峰值等于9V的正弦信号。uo2信号经比较器后在1KΩ负载上得到峰峰值2V的输
【纯干货啊】华为IPD流程管理(完整版).pptx
浏览:154
4星 · 用户满意度95%
华为IPD产品研发流程完整版。非常的详细,很适合给新是的实习生做培训用!是我一直在用的流程管理,很适合学习与交流。
收起资源包目录
src.zip
(11个子文件)
src
adder_max.v.bak
455B
complement_adder_tb.v
369B
pipeline_adder_tb.v
742B
full_adder_tb.v
383B
add_4bits.v
379B
full_adder.v.bak
311B
full_adder.v
318B
adder_32bits.v
664B
adder_32bits_tb.v
657B
adder_max.v
437B
adder_4bits_tb.v
550B
共 11 条
1
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
Lewis_for_Liu
2018-04-08
还可以凑合吧
WoodSharp
2016-10-07
竟然还有语法错误,醉了
sujubyi
粉丝: 5
资源:
7
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
大数据开发Spar、Hive入门
HBase的调优11111111
2024人工智能发展白皮书
采用Spring+SpringMVC+Hibernate实现的网络招标平台
LabVIEW调试技巧.rar
详细解读DreamFusion:利用2D扩散实现文本到3D的转换 论文文档
HandTrackingModule.py
思科命令学习汇总CCNA
Python基于卷积神经网络的鸟类识别项目源代码,ipynb文件
2024采用vue实现的多人在线问卷系统
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功