下载  >  开发技术  >  硬件开发  > verilog 编写的32位加减法器

verilog 编写的32位加减法器 评分:

用Verilog编写的32位加减法器,有nclaunch 仿真功能图,有design_vision 的门级仿真结果,代码提供了两种基础加法器架构:逐位进位加法器和超前进位加法器,值得学习。

...展开详情
2013-04-23 上传 大小:1.21MB
举报 收藏 (11)
分享