下载 >  开发技术 >  其它 > 异步模8加1计数器

异步模8加1计数器 评分:

模8加1 数字逻辑 实验 计数器。 quartusII完成
2011-11-18 上传大小:161KB
立即下载 开通VIP
分享
收藏 举报
一个带异步清零端的同步可逆模10计数器

一个带异步清零端的同步可逆模10计数器。同时提供1位LED数码管计数显示。M为 控制端,M=0,增1计数器,M=1,减1计数器;clr为清零端,高电平有效。Start:启动信号,高电平有效。

立即下载
模10计数器

利用verilog HDL编写的模10计数器,使用DE0版,图文教程,绝对详细

立即下载
异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形

异步清零、技术使能、数据加载等不同使能的4位计数器的Verilog源程序以及对应的testbench测试程序和仿真波形,已经测试过了,已经测试过了,欢迎下载,收取大家2个财富值,希望大家多多包涵,自己的csdn账号也没有财富值了。

立即下载
模100计数器

数字逻辑与数字系统实验——模100计数器

立即下载
10位计数器异步复位)的verilog HDL程序

采用异步复位的十进制计数器,捕捉到reset的低电平时清零而不用等待时钟的上升沿到来.

立即下载
模可变计数器的设计(VHDL语言)

模可变计数器的设计(VHDL语言)是一个控制位M,当M=0时,模23计数;当M=1时,模109计数。

立即下载
模为十的计数器(verilog HDL)

无reset,无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助

立即下载
EDA大作业--含异步清零和同步时钟的模可变计数器设计(VHDL)

CLK为时钟输入,RST为异步清零端,D[2..0]为模式控制端,可实现8种不同模式的计数方式,本计数器可供选择的计数模式分别为:七进制,十二进制,二十四进制,二十八进制,三十进制,三十一进制,六十进制,三百六十五进制。

立即下载
使用Multisim软件设计一个模4可逆计数器

使用Multisim软件设计一个同步模4可逆计数器。加减控制信号为X,当X=0时为加1计数器,计数循环是00—01—10—11—00,输出进位为Z;当X=1时为减1计数器,计数循环是00—11—10—01—00,输出借位为Z;

立即下载
同步可逆计数器和序列检测器,数字电路实验,华中科技大学

同步可逆计数器和序列检测器,数字电路实验,华中科技大学

立即下载
数字逻辑课程设计--三位二进制加一计数器

三位二进制加一计数器。 原始条件:使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 ),设计三位二进制加一计数器。

立即下载
模60计数器(通过计数器级联得到)

下面描述的是一个模60计数器,该计数器通过将模10计数器和模6计数器级联的方式构成,每当模10计数器计数到1001时,模6计数器就会计数加1,直至计数到60时,即模6计数器到达0101、模10计数器到达1001时,计数状态又回到00000000,然后重新计数。

立即下载
模4可逆计数器

这是模4可逆计数器的电路连接,刚学的,简简单单。

立即下载
verilog加减法置数计数器

verilog硬件描述加减法可置数计数器

立即下载
异步复位十位计数器verilog HDL语言程序以及仿真下载

异步复位十位计数器verilog HDL语言程序以及仿真下载

立即下载
模可变计数器设计

学习多层次设计方法,设计一位控制为M,使M=0;模23记数;M=1;实现109记数;结果用静态数码管显示。

立即下载
8421BCD码计数器(内含文档及Verilog HDL设计代码)

计数器实现的模制为24,clr为异步清零信号,当时钟上升沿到来或clr下降沿到来, clr = 0时,计数器清零为0000_0000。该计数器的计数过程为,当输出信号的低4位(即 dout[3:0])从0000计数到1001后(即十进制的0 ~ 9),高4位(即dout[3:4])计数加1,当计数计到23时(即0010_0011),计数器又清零为0000_0000,然后重新开始计数。

立即下载
11进制基于JK触发器的计数器的multisim10仿真源文件

11进制基于JK触发器的计数器的multisim10仿真源文件 运行成功 设计简洁

立即下载
基于计数器宏功能模块设计一个模24方向可控计数器电路

基于计数器宏功能模块设计一个模24方向可控计数器电路,用Quartus II 7.2软件建立的一个工程,仅供参考

立即下载
基于FPGA的24位计数器verilog HDL代码

基于FPGA的24位计数器verilog HDL代码,实现显示个位数时不显示十位

立即下载
--> -->
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

异步模8加1计数器

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
1 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: