下载 >  开发技术 >  其它 > 基于计数器宏功能模块设计一个模24方向可控计数器电路

基于计数器宏功能模块设计一个模24方向可控计数器电路

基于计数器宏功能模块设计一个模24方向可控计数器电路,用Quartus II 7.2软件建立的一个工程,仅供参考
2011-11-16 上传大小:317KB
分享
收藏 (3) 举报
MAX+plus II的使用方法:以一个模24的计数器的设计为例
用QUARTUS设计模可变计数器

用QUARTUS设计摸20|60的模可变计数器,文本设计

立即下载
模为100计数器 protues仿真 74161

protues下的74161仿真,模为一百供大家学习与参考

立即下载
可控计数器(eda设计

1,设计一个五进制的计数器,由三个控制键SEL控制不同的计数方式。 2,当 sel=000时,按0,1,2,3,4,0,1,2,3,4.。。 3,当sel=001时,按0,2,4,6,8,0,2,4,6,8 。。 4,当sel=010时,按1,3,5,7,9,1,3,5,7,9。。。 5,当sel=011时,按5,4,3,2,1,5,4,3,2,1。。。 6,当sel=100时,按 0,1,3,6,9,0,1,3,6,9。。。 7,当sel=101时,按5,6,7,8,9,5,6,7,8,9。。。 8,当sel=110时,按2,4,6,8,0,2,4,6,8,0.。。 9,当sel=110时,按9,8,7,6,5,9,8,7,6,5.。。。 10,由数码管分别译码显示控制信号和计数状态,分别用3 位数码管动态显示 给出VHDL语言的源程序。

立即下载
模为十的计数器(verilog HDL)

无reset,无load的简单十位计数器的verilog HDL程序。希望对大家有所帮助

立即下载
模可变计数器的VHDL实现

VHDL的实现,有个变模位,当m为0时,实现23计数,当m为1时,实现109计数,如果要求其他的计数的话,只要稍稍改动就可

立即下载
分层次分模块的可逆模十加减计数器

基于Basys2的分层次分模块的可逆模十加减计数器,频率2HZ,共三种工作模式,由两个开关控制。

立即下载
EDA大作业--含异步清零和同步时钟的模可变计数器设计(VHDL)

CLK为时钟输入,RST为异步清零端,D[2..0]为模式控制端,可实现8种不同模式的计数方式,本计数器可供选择的计数模式分别为:七进制,十二进制,二十四进制,二十八进制,三十进制,三十一进制,六十进制,三百六十五进制。

立即下载
异步模8加1计数器

模8加1 数字逻辑 实验 计数器。 quartusII完成

立即下载
EDA设计二十四进制和六十进制计数器

EDA 可编程逻辑 计数器设计 程序

立即下载
数字电路 24计数器设计

运用数字电路设计的 篮球比赛24秒计数器的设计!

立即下载
基于FPGA的24计数器verilog HDL代码

基于FPGA的24位计数器verilog HDL代码,实现显示个位数时不显示十位

立即下载
用74ls161做的24进制计数器

用74ls161做的24进制计数器,可以看看,免费的,用七段数码管做的

立即下载
8421BCD码计数器(内含文档及Verilog HDL设计代码)

计数器实现的模制为24,clr为异步清零信号,当时钟上升沿到来或clr下降沿到来, clr = 0时,计数器清零为0000_0000。该计数器的计数过程为,当输出信号的低4位(即 dout[3:0])从0000计数到1001后(即十进制的0 ~ 9),高4位(即dout[3:4])计数加1,当计数计到23时(即0010_0011),计数器又清零为0000_0000,然后重新开始计数。

立即下载
2个74160做的60进制计数器

用2个74160做成的60进制计数器,用的是Quartus II

立即下载
74ls161计数器的multisim仿真

74ls161计数器的multisim仿真。帮同学做的,顺便拿出来共享,希望对大家有帮助。

立即下载
用VHDL设计100进制加减计数器

这是用VHDL设计的100进制的加减计数器

立即下载
模-n计数器
一个带异步清零端的同步可逆模10计数器

一个带异步清零端的同步可逆模10计数器。同时提供1位LED数码管计数显示。M为 控制端,M=0,增1计数器,M=1,减1计数器;clr为清零端,高电平有效。Start:启动信号,高电平有效。

立即下载
模4可逆计数器

这是模4可逆计数器的电路连接,刚学的,简简单单。

立即下载
关闭
img

spring mvc+mybatis+mysql+maven+bootstrap 整合实现增删查改简单实例.zip

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
点击完成任务获取下载码
输入下载码
为了良好体验,不建议使用迅雷下载
img

基于计数器宏功能模块设计一个模24方向可控计数器电路

会员到期时间: 剩余下载个数: 剩余C币: 剩余积分:0
为了良好体验,不建议使用迅雷下载
VIP下载
您今日下载次数已达上限(为了良好下载体验及使用,每位用户24小时之内最多可下载20个资源)

积分不足!

资源所需积分/C币 当前拥有积分
您可以选择
开通VIP
4000万
程序员的必选
600万
绿色安全资源
现在开通
立省522元
或者
购买C币兑换积分 C币抽奖
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
为了良好体验,不建议使用迅雷下载
确认下载
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 0 0
为了良好体验,不建议使用迅雷下载
VIP和C币套餐优惠
img

资源所需积分/C币 当前拥有积分 当前拥有C币
5 4 45
您的积分不足,将扣除 10 C币
为了良好体验,不建议使用迅雷下载
确认下载
下载
您还未下载过该资源
无法举报自己的资源

兑换成功

你当前的下载分为234开始下载资源
你还不是VIP会员
开通VIP会员权限,免积分下载
立即开通

你下载资源过于频繁,请输入验证码

您因违反CSDN下载频道规则而被锁定帐户,如有疑问,请联络:webmaster@csdn.net!

举报

若举报审核通过,可返还被扣除的积分

  • 举报人:
  • 被举报人:
  • *类型:
    • *投诉人姓名:
    • *投诉人联系方式:
    • *版权证明:
  • *详细原因: