VHDL的实现,有个变模位,当m为0时,实现23计数,当m为1时,实现109计数,如果要求其他的计数的话,只要稍稍改动就可
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~