这篇实验报告是关于四川大学计算机学院的一次数字逻辑实验，主要涉及的是多路选择器的设计与应用。实验目的是让学生掌握如何设计多路选择器，并熟悉使用Vivado软件平台进行设计。实验中，学生需要利用自己设计的4路选择器实现特定的逻辑函数。
实验内容包括设计一个4-2优先编码器，具体要求是实现逻辑函数y = abc + ab’+a’bc。通过对输入变量a、b、c和输出变量y的分析，列出了该逻辑函数的真值表，并进一步绘制了相应的卡诺图。在卡诺图的基础上，通过降维过程简化了逻辑表达式，得到y = b'a'·0 + b'a·1 + ba'·c + ba·c。
接着，利用4选1多路选择器的特性，将a和b分别接入选择信号S0和S1，将简化后的逻辑表达式转化为y = b'a'D0 + b'a'D1 + ba'D2 + ba'D3。这里，D0、D1、D2、D3需要连接相应的值，即0、1、c、c。
在硬件实现方面，根据4选1多路选择器的电路设计，需要2个非门、4个三输入与门、1个两输入或门和1个三输入或门。在Vivado环境中，学生创建了新的工程，加载了所需的IP核，并在IP Integrator中设计了原理图，将各个逻辑门正确连接起来，实现了逻辑函数的硬件电路。
在实验的最后阶段，生成了输出产品，创建了HDL Wrapper，并进行了管脚约束配置，分配了a、b、D0、D1、c、y等引脚到具体的Site上。通过这种方式，学生完成了从逻辑设计到硬件实现的全过程，验证了设计的正确性。
整个实验过程中，学生不仅深入理解了多路选择器的工作原理，还掌握了使用Vivado进行逻辑设计和硬件描述语言（HDL）编程的基本技能，这对于理解和应用数字逻辑概念至关重要。此外，通过实际操作，学生也锻炼了解决问题和动手实践的能力。
