【寄存器】是数字逻辑电路中的基本组件，主要用于存储数据。在这个实验中，学生设计了一个【4位循环移位寄存器】。循环移位寄存器的特点在于其内部的位可以在时钟脉冲的控制下循环左移或右移，而不会丢失数据。
【实验目的】在于让学生熟悉【设计型实验】的流程，掌握如何使用【Vivado】这个软件平台进行硬件描述语言（如Verilog）编程和数字电路设计。Vivado是一款由Xilinx公司开发的综合设计环境，用于FPGA（Field-Programmable Gate Array）的开发。
【实验环境】包括【硬件环境】的微软Surface Pro 6电脑和Basys 3实验板，以及【软件环境】的Windows 10操作系统和Vivado 2014.2版本。
在设计4位循环移位寄存器时，学生需要考虑以下几个关键点：
1. **输入和输出**：输入包含1个时钟信号CLK_100mhz和4个置位信号（PRE1-4）以及1个复位信号CLR。输出是4个数据位Q1-Q4。
2. **IP核**：使用了D_FF，即带有低有效置位复位的下降沿D触发器，以及lab_clk，一个时钟分频器，将100MHz的时钟降低至2Hz，方便观察。
3. **设计流程**：遵循模块化设计，创建新工程，导入IP核，构建BlockDesign，添加清零和置位功能，实现数据的循环移位。
4. **引脚分配**：在BlockDesign完成后，对引脚进行约束，将输入、清零和置位信号连接到拨码开关，输出连接到LED灯，时钟信号连接到W5引脚。
5. **验证**：通过拨动拨码开关改变输入状态，观察LED灯的亮灭来验证寄存器的功能是否正确，如预期那样进行循环移位。
实验的成功完成不仅要求学生理解寄存器的工作原理，还需要他们熟练掌握Vivado软件的操作，以及数字逻辑设计的基本规则。实验报告的编写则展示了实验过程的完整性和理解的深度，这对于提高学生的实践能力和理论知识的结合至关重要。
