没有合适的资源？快使用搜索试试~ 我知道了~

文库首页行业研究数据集spi.zip，verilog编写的RTL、Testbench和tcl文件

spi.zip，verilog编写的RTL、Testbench和tcl文件

共6个文件

swp：2个

v：2个

tcl：1个

fpga开发

spi

verilog

代码

需积分: 46 28 下载量 163 浏览量 2022-05-22 20:25:17 上传评论 4 收藏 13KB ZIP 举报

温馨提示

博文【Verilog实战】SPI协议接口的设计和功能验证（附源码）的完整源码

资源推荐

资源详情

资源评论

收起资源包目录

spi.zip （6个子文件）

spi

.tb_spi.v.swp 12KB

spi.v 8KB

.spi.v.swo 32KB

tb_spi.v 1KB

spi.tcl 17KB

.spi.v.swp 16KB

共 6 条

评论收藏

内容反馈

资源评论

资源反馈

评论星级较低，若资源使用遇到问题可联系上传者，3个工作日内问题未解决可申请退款~

xlinxdu

粉丝: 3w+
资源: 32

上传资源快速赚钱

我的内容管理展开

我的资源快来上传第一个资源

我的收益

登录查看自己的收益

我的积分登录查看自己的积分

我的C币登录后查看C币余额

我的收藏

我的下载

下载帮助

前往需求广场，查看用户热搜

spi.zip，verilog编写的RTL、Testbench和tcl文件

SPI配置ADC--verilog代码带testbench文件

spi程序包括rtl级代码

spi VERILOG 源码 testbench

spi RTL code

spi接口的简单testbench和仿真脚本打包

PC至FPGA的简单通信示例——内包含命令行tcl及verilog工程文件

异步FIFO模块的RTL代码文件、Testbench 代码文件、tcl和makefile脚本文件

FPGA设计信号上升沿、下降沿、双边沿检测verilog源代码+测试激励Testbench文件.zip

IC芯片FPGA设计偶数奇数小数分频半整数分频设计数字分频器verilog源码+测试激励Testbench文件.zip

IC芯片设计FPGA开发 单端口RAM双端口RAM设计verilog源码+测试激励Testbench文件.zip

divider_tb.v.zip_U66_testbench verilog_verilog 除法器_除法verilog代码_除

AHB RAM.zip_AHB总线代码_AHB数据总线_ahb sram verilog_ahb testbench_ahb总线

led_test.zip_FPGA verilog_TESTBENCH_testbench verilog_灯 testbenc

10_i2c_eeprom_test.zip_IIC_TESTBENCH_i2c_i2c eeprom verilog_oute

UART-master.zip_UART tx testbench_uart_uart verilog

教你怎样编写verilog的testbench

verilog—testbench编写方法

spi.zip_spi verilog_spi 实现_spi verilog_spi的verilog代码_verilog s

AMBA 3 APB接口设计的RTL、Test bench、makefile和tcl文件

spi.zip_ad8638_spi_spi verilog

python自动生成Verilog的testbench脚本

SPI.zip_SPI Verilog_spi接口 verilog_verilog spi_xilinx SPI_xi

VerilogHDL及其Testbench编写

alu.zip_TESTBENCH_alu_alu vhdl_testbench verilog_verilog testben

Xilinx FPGA工程例子源码 VERILOG设计源码学习资料合集 (78个).zip

verilog 的testbench的编写

Origin绘制相关性热图插件(Correlation Plot)

（免费）Chrome浏览器插件axure-chrome-extension

noc指导教师资格认证题库

最新资源

IC芯片设计FPGA开发单端口RAM双端口RAM设计verilog源码+测试激励Testbench文件.zip