Verilog HDL数字设计与综合(第二版) 第十章课后习题答案.docx
版权申诉
59 浏览量
2022-06-20
07:47:42
上传
评论
收藏 117KB DOCX 举报
10.6 习题
1．在下列电路中用到了哪种类型的延迟模型？给模块 Y 写 Verilog 描述。
Y
m
n
#4
out
p
q
答：用到了分布延迟。Verilog 描述如下：
module Y(out,m,n,p,q);
output out;
input m,n,p,q;
wire e,f;
or #11 a1(e,m,n);
and #8 a2(f,p,q);
or #4
a3(out,e,f);
endmodule
2．在模块中用最大延迟把电路转换成集总延迟模型。用集总延迟模型重写模块 Y 的 Verilog
描述。
答：代码如下：
module
Y(out,m,n,p,q);
output out;
input m,n,p,q;
wire e,f;
or a1(e,m,n);
a2(f,p,q);and
or #15
a3(out,e,f);
endmodule
3．计算习题 1 中的电路的每条输入到输出路径的延迟。使用路径延迟模型写 Verilog 描述。使用
specify 块。
评论0
最新资源