基于FPGA读写DS1302 实时时钟芯片RTC实验Verilog逻辑源码Quartus工程文件+设计文档说明.zip

preview
共34个文件
v:5个
rpt:5个
bak:5个
版权申诉
0 下载量 117 浏览量 2024-05-20 06:41:18 上传 评论 收藏 5.89MB ZIP 举报
探索者我有我路向
  • 粉丝: 293
  • 资源: 1826
benefits
下载权益
privilege
C知道特权
article
VIP文章
course-privilege
课程特权
rights VIP享7折,此内容立减4.47元
开通VIP
上传资源 快速赚钱
voice
center-task 前往需求广场,查看用户热搜