基于pcf8563设计的rtc实时时钟数码管显示Verilog源码quartus18.0工程文件.zip

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+ ; Legal Partition Candidates ; +----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ; +----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+ ; u_key_debounce ; 3 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; u_seg_bcd_dri ; 32 ; 6 ; 0 ; 6 ; 14 ; 6 ; 6 ; 6 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; u_pcf8563 ; 12 ; 0 ; 0 ; 0 ; 50 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; ; u_i2c_dri ; 29 ; 1 ; 0 ; 1 ; 11 ; 1 ; 1 ; 1 ; 1 ; 0 ; 0 ; 0 ; 0 ; +----------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+