+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+--------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Key_Init ; 10 ; 0 ; 0 ; 0 ; 8 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Beep_Init ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Segled_Init ; 26 ; 0 ; 0 ; 0 ; 14 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; Counter_Init ; 10 ; 0 ; 4 ; 0 ; 32 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
+--------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
没有合适的资源?快使用搜索试试~ 我知道了~
FPGA设计数码管数字时钟实验实验Verilog源码Quartus工程文件.zip
共115个文件
cdb:17个
hdb:15个
ddb:10个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 9 下载量 73 浏览量
2022-03-31
07:38:34
上传
评论 6
收藏 3.61MB ZIP 举报
温馨提示
FPGA设计数码管数字时钟实验实验Verilog源码Quartus工程文件, module A4_Clock_Top ( //输入端口 CLK_50M,RST_N,KEY,LED, //输出端口 SEG_EN,SEG_DATA,BEEP ); //--------------------------------------------------------------------------- //-- 外部端口声明 //--------------------------------------------------------------------------- input CLK_50M; //时钟端口 input RST_N; //复位端口 input [ 7:0] KEY; //按键端口 output BEEP; //蜂鸣器端口 output [ 7:0] LED; //LED端口 output [ 5:0] SEG_EN; //数码管使能端口 output
资源推荐
资源详情
资源评论
收起资源包目录
FPGA设计数码管数字时钟实验实验Verilog源码Quartus工程文件.zip (115个子文件)
A4_Clock_Top.root_partition.cmp.ammdb 776B
A4_Clock_Top.vpr.ammdb 644B
A4_Clock_Top.map.ammdb 129B
A4_Clock_Top.v.bak 3KB
A4_Clock_Top.cmp.bpm 969B
A4_Clock_Top.ace_cmp.bpm 969B
A4_Clock_Top.map.bpm 941B
A4_Clock_Top.cmp.cdb 54KB
A4_Clock_Top.ace_cmp.cdb 54KB
A4_Clock_Top.root_partition.cmp.cdb 23KB
A4_Clock_Top.map.cdb 19KB
A4_Clock_Top.root_partition.map.cdb 19KB
A4_Clock_Top.sgdiff.cdb 18KB
A4_Clock_Top.rtlv_sg.cdb 17KB
A4_Clock_Top.(1).cnf.cdb 8KB
A4_Clock_Top.(2).cnf.cdb 4KB
A4_Clock_Top.(3).cnf.cdb 4KB
A4_Clock_Top.(4).cnf.cdb 3KB
A4_Clock_Top.(0).cnf.cdb 3KB
A4_Clock_Top.map_bb.cdb 2KB
A4_Clock_Top.rtlv_sg_swap.cdb 1KB
A4_Clock_Top.root_partition.map.hbdb.cdb 1KB
A4_Clock_Top.root_partition.map.reg_db.cdb 462B
A4_Clock_Top.eco.cdb 164B
logic_util_heursitic.dat 20KB
A4_Clock_Top.db_info 140B
A4_Clock_Top.db_info 140B
A4_Clock_Top.tiscmp.slow_1200mv_85c.ddb 203KB
A4_Clock_Top.tiscmp.slow_1200mv_0c.ddb 203KB
A4_Clock_Top.tiscmp.fast_1200mv_0c.ddb 202KB
A4_Clock_Top.tiscmp.fastest_slow_1200mv_0c.ddb 124KB
A4_Clock_Top.tiscmp.fastest_slow_1200mv_85c.ddb 124KB
A4_Clock_Top.asm_labs.ddb 11KB
A4_Clock_Top.tis_db_list.ddb 314B
A4_Clock_Top.tis_db_list.ddb 310B
A4_Clock_Top.pti_db_list.ddb 299B
A4_Clock_Top.pti_db_list.ddb 246B
A4_Clock_Top.root_partition.cmp.dfp 33B
A4_Clock_Top.done 26B
A4_Clock_Top.root_partition.map.dpi 1KB
A4_Clock_Top.root_partition.map.hbdb.hb_info 46B
A4_Clock_Top.ace_cmp.hdb 19KB
A4_Clock_Top.cmp.hdb 19KB
A4_Clock_Top.root_partition.cmp.hdb 19KB
A4_Clock_Top.root_partition.map.hdb 18KB
A4_Clock_Top.map.hdb 18KB
A4_Clock_Top.root_partition.map.hbdb.hdb 18KB
A4_Clock_Top.pre_map.hdb 16KB
A4_Clock_Top.rtlv.hdb 16KB
A4_Clock_Top.sgdiff.hdb 16KB
A4_Clock_Top.map_bb.hdb 10KB
A4_Clock_Top.(1).cnf.hdb 2KB
A4_Clock_Top.(2).cnf.hdb 2KB
A4_Clock_Top.(3).cnf.hdb 2KB
A4_Clock_Top.(0).cnf.hdb 1KB
A4_Clock_Top.(4).cnf.hdb 1KB
A4_Clock_Top.hier_info 14KB
A4_Clock_Top.hif 751B
A4_Clock_Top.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd 729KB
A4_Clock_Top.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd 727KB
A4_Clock_Top.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd 723KB
A4_Clock_Top.lpc.html 1KB
A4_Clock_Top.cmp.idb 8KB
A4_Clock_Top.ipinfo 163B
A4_Clock_Top.jdi 231B
A4_Clock_Top.root_partition.map.kpt 3KB
A4_Clock_Top.map.kpt 3KB
A4_Clock_Top.cmp_merge.kpt 213B
.cmp.kpt 208B
A4_Clock_Top.cmp.logdb 18KB
A4_Clock_Top.map.logdb 4B
A4_Clock_Top.root_partition.cmp.logdb 4B
A4_Clock_Top.map_bb.logdb 4B
A4_Clock_Top.pin 32KB
prev_cmp_A4_Clock_Top.qmsg 55KB
A4_Clock_Top.map.qmsg 17KB
A4_Clock_Top.sta.qmsg 16KB
A4_Clock_Top.fit.qmsg 15KB
A4_Clock_Top.asm.qmsg 2KB
A4_Clock_Top.qpf 1KB
A4_Clock_Top.qsf 5KB
A4_Clock_Top.qws 2KB
A4_Clock_Top.root_partition.cmp.rcfdb 27KB
A4_Clock_Top.sta.rdb 24KB
A4_Clock_Top.cmp.rdb 23KB
A4_Clock_Top.routing.rdb 8KB
A4_Clock_Top.asm.rdb 1KB
A4_Clock_Top.map.rdb 1KB
A4_Clock_Top.lpc.rdb 515B
A4_Clock_Top.pplq.rdb 296B
README 653B
A4_Clock_Top.sta.rpt 263KB
A4_Clock_Top.fit.rpt 192KB
A4_Clock_Top.map.rpt 32KB
A4_Clock_Top.flow.rpt 8KB
A4_Clock_Top.asm.rpt 8KB
A4_Clock_Top.sld_design_entry_dsc.sci 277B
A4_Clock_Top.sld_design_entry.sci 277B
A4_Clock_Top.root_partition.map.hbdb.sig 32B
A4_Clock_Top.fit.smsg 703B
共 115 条
- 1
- 2
SKCQTGZX
- 粉丝: 88
- 资源: 5818
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
- 1
- 2
前往页