PicoBlaze是一个8位微处理器核心，它以IP核的形式存在于Xilinx公司设计的FPGA和CPLD器件中，特别是Virtex、Spartan-II系列以上的FPGA以及CoolRunner-II系列以上的CPLD中。该核心在Xilinx设计中可以免费使用，适用于需要嵌入式系统的场合，尤其在FPGA实现某些复杂功能时，硬件资源消耗较大，采用PicoBlaze进行轻量级嵌入式系统设计将是一个有效的选择。
PicoBlaze的核心版本有KCPSM3和KCPSM6，其中KCPSM6支持Xilinx的7系列FPGA。PicoBlaze的硬件占用非常小，仅需26块逻辑单元 Slice。它每个指令可以在两个时钟周期内完成，表现出较好的性能。在Spartan-6系列中，其工作频率能达到105MHz（-2速度等级），在Kintex-7系列（-3速度等级）中则能达到238MHz。
KCPSM6的外部信号较为简单，主要包括输入端口（in_port）和输出端口（out_port）。与其他模块连接时，地址线（address lines）、BRAM使能（bram_enable）和指令信号（instruction）都需要与FPGA ROM相连。KCPSM6提供两个寄存器Bank，每个Bank包含16个寄存器，这种架构简化了寄存器操作。
在编程方面，PicoBlaze通常使用汇编语言编写程序。对于KCPSM6来说，有一个详细的指令集，可以帮助开发者编写实现特定功能的程序。例如，有指令可以读取外部输入数据到寄存器中，或将寄存器中的数据输出到输出端口。
开发PicoBlaze微核的流程大致如下：在文本编辑器中编写汇编程序并保存，然后将文件扩展名从默认的更改为.psm。编写完汇编代码后，使用Xilinx提供的kcpsm6汇编器将.psm文件转换成VHDL/Verilog代码。随后，这些代码将被引入到Vivado工程中，并通过JTAG Loader等辅助程序来加载程序到FPGA中。
在硬件连接方面，KCPSM6的处理器核会与ROM相连接，其中ROM装载了编译后的代码数据。这样的设计让硬件设计者可以专注于汇编程序的编写。
本例中，实验平台基于ZedBoard，所以我们仅需要下载PicoBlaze for UltraScale, 7-series, 6-series FPGAs的相应文件。下载后，解压出的文件夹内包含实例和汇编器kcpsm6.exe。用户可以通过这个汇编器生成微核，比如myled.psm文件，然后通过kcpsm6.exe生成对应的VHDL代码，如myled.v。
建立Vivado工程后，需要创建顶层文件top.v，并将kcpsm6.v和myled.v文件加入到Vivado工程中。编写顶层文件时要注意，对于Zynq系列设备，JTAG_LOADER_ENABLE参数需设为0，以避免程序出错。完成工程的编写和编译后，就可以将生成的bit文件烧录到FPGA板上。
整个PicoBlaze的开发流程，从编写汇编程序，到生成微核，再到硬件逻辑的实现和烧录，都是一个紧密结合软件和硬件的过程。而KCPSM6提供的简便接口和较高的性能，使它成为在FPGA设计中实现低成本嵌入式处理的一种有效选择。
