832127.zip （20个子文件） 
1 59334《Xilinx FPGA原理与实践—基于Vivado和Verilog HDL》卢有亮（PDF电子课件，1-4章） 
4.1.1时钟同步状态机及其设计流程.pdf 202KB 3.3 调用IP核实现多数表决器.pdf 591KB 4.1.2时钟同步状态机设计方法构建序列发生器.pdf 178KB 2.5 VIVADO初步.pdf 1.37MB 2.1 Verilog HDL基本结构.pdf 124KB 1.2FPGA电路设计.pdf 1007KB 2.2数据类型及变量、常量.pdf 204KB 2.4.2条件语句.pdf 114KB 2.3运算符.pdf 240KB 3.1 第一个工程—多数表决器 .pdf 4.29MB 2.4.1赋值语句、结构说明语句、阻塞与非阻塞.pdf 119KB 1.1.3 7系列FPGA CLB.pdf 67KB 1.1.4 7系列FPGA IOB.pdf 218KB 1.1.5 7系列FPGA及7a35tftg256-1特性.pdf 102KB 1.1.2FPGA基本逻辑结构.pdf 645KB 2.4.pdf 296KB 4.1.3状态图直接描述法构建序列发生器.pdf 178KB 1.1.1第一章简介及FPGA概述.pdf 787KB 2.4.3循环语句.pdf 165KB 3.2 3-8译码器设计和IP核 .pdf 613KB
资源评论
- bobliu772023-01-12这个资源内容超赞，对我来说很有价值，很实用，感谢大佬分享~
- timonzhu2023-01-08资源使用价值高，内容详实，给了我很多新想法，感谢大佬分享~
- linren20112022-11-16非常有用的资源，可以直接使用，对我很有用，果断支持！
- robertgbl2022-06-11用户下载后在一定时间内未进行评价，系统默认好评。
weixin_42132177
- 粉丝: 29
- 资源: 800
下载权益
电子书特权
VIP文章
课程特权
VIP享7折，此内容立减3.57元 开通VIP
