实验六Verilog设计分频器计数器电路答案解析.doc

实验六 Verilog 设计分频器/计数器电路答案解析 Verilog 语言是用于描述数字电路的硬件描述语言（HDL）。在本实验中，我们使用 Verilog 语言设计了四个不同的电路：分频器、异步清零的十进制加法计数器、8 位同步二进制加减法计数器和可变模数计数器。 分频器 在本实验中，我们设计了一个 10 分频的分频器。这个电路的输入是 clock（上升沿有效）和 reset（低电平复位），输出是 clockout，为 4 个 clock 周期的低电平和 4 个 clock 周期的高电平。我们使用 Verilog 语言编写了该电路的程序代码，并保存为 fenpinqi10.v。 异步清零的十进制加法计数器 在本实验中，我们设计了一个异步清零的十进制加法计数器。这个电路的输入是时钟端 CLK（上升沿有效）和异步清除端 CLR（高电平复位），输出是进位端 C 和 4 位计数输出端 Q。我们使用 Verilog 语言编写了该电路的程序代码，并保存为 counter10.v。 8 位同步二进制加减法计数器 在本实验中，我们设计了一个 8 位同步二进制加减法计数器。这个电路的输入是时钟端 CLK（上升沿有效）和异步清除端 CLR（低电平有效），加减控制端 UPDOWN，当 UPDOWN 为 1 时执行加法计数，为 0 时执行减法计数；输出是进位端 C 和 8 位计数输出端 Q。我们使用 Verilog 语言编写了该电路的程序代码，并保存为 counter8.v。 可变模数计数器 在本实验中，我们设计了一个可变模数计数器。这个电路的输入是 M1 和 M0 控制计数模，当 M1M0=00 时为模 18 加法计数器；M1M0=01 时为模 4 加法计数器；当 M1M0=10 时为模 12 加法计数器；M1M0=11 时为模 6 加法计数器；输出是进位端 C 和 6 位计数输出端 out。我们使用 Verilog 语言编写了该电路的程序代码，并保存为 mcout5.v。 在实验中，我们使用 Verilog 语言编写了四个不同的电路程序代码，并使用仿真工具对这些电路进行了仿真。通过仿真结果，我们可以看到这些电路的正确性和可靠性。