没有合适的资源?快使用搜索试试~ 我知道了~
资源推荐
资源详情
资源评论
Verilog
Verilog
HDL
HDL
第三部分
第三部分第三部分
第三部分
第三部分
第三部分第三部分
第三部分
实践篇
实践篇实践篇
实践篇
实践篇
实践篇实践篇
实践篇
设计实例系列(一)
设计实例系列(一)
Verilog
Verilog
逻辑设计介绍
逻辑设计介绍
1. 半加器的原理图及其
半加器的原理图及其半加器的原理图及其
半加器的原理图及其Verilog描述
描述描述
描述
module Add_half_0_delay (sum,c_out,a,b);
input a,b;
output c_out,sum;
xor (sum,a,b);
and (c_out,a,b);
endmodule
剩余15页未读,继续阅读
资源评论
matlab大师
- 粉丝: 2375
- 资源: 9万+
下载权益
C知道特权
VIP文章
课程特权
开通VIP
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功