+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; u_sdram_vga_top|u_lcd_top|u_lcd_driver ; 18 ; 1 ; 0 ; 1 ; 46 ; 1 ; 1 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_lcd_top ; 18 ; 0 ; 0 ; 0 ; 45 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdbank_switch ; 5 ; 0 ; 0 ; 0 ; 6 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux ; 3 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux ; 3 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|wrfull_eq_comp_msb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|wrfull_eq_comp_lsb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|wrfull_eq_comp1_msb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rdempty_eq_comp_msb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rdempty_eq_comp_lsb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rdempty_eq_comp1_msb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb ; 10 ; 0 ; 0 ; 0 ; 1 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|ws_dgrp|dffpipe4 ; 12 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|ws_dgrp ; 12 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|ws_bwp ; 12 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|ws_brp ; 12 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rs_dgwp|dffpipe3 ; 12 ; 0 ; 0 ; 0 ; 10 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ;
; u_sdram_vga_top|u_sdram_2fifo_top|u_dcfifo_ctrl|u_rdfifo|dcfifo_component|auto_generated|rs_dgwp ; 12 ; 0 ; 0
没有合适的资源?快使用搜索试试~ 我知道了~
ov5640摄像头EP4CE6 FPGA读写图像并输出给VGA显示的quartus18.0工程文件.zip
共265个文件
hdb:50个
cdb:50个
tdf:28个
1.该资源内容由用户上传,如若侵权请联系客服进行举报
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
2.虚拟产品一经售出概不退款(资源遇到问题,请及时私信上传者)
版权申诉
5星 · 超过95%的资源 2 下载量 18 浏览量
2022-03-10
20:46:32
上传
评论
收藏 6.02MB ZIP 举报
温馨提示
ov5640摄像头EP4CE6 FPGA读写图像并输出给VGA显示的quartus18.0工程文件,仅供学习设计参考。 module sdram_ov5640_vga ( //global clock 50MHz //input clk_27, //27MHz input CLOCK, //input rst_n, //global reset //sdram control output S_CLK, //sdram clock output S_CKE, //sdram clock enable output S_NCS, //sdram chip select output S_NWE, //sdram write enable output S_NCAS, //sdram column address strobe output S_NRAS, //sdram row address strobe output[1:0] S_DQM, //sdram data enable output
资源详情
资源评论
资源推荐
收起资源包目录
ov5640摄像头EP4CE6 FPGA读写图像并输出给VGA显示的quartus18.0工程文件.zip (265个子文件)
sdram_ov5640_vga.vpr.ammdb 3KB
sdram_ov5640_vga.root_partition.cmp.ammdb 3KB
sdram_ov5640_vga.map.ammdb 133B
reg_config.v.bak 17KB
dcfifo_ctrl.v.bak 8KB
osd_rom.v.bak 6KB
sdram_ov5640_vga.v.bak 6KB
sdram_vga_top.v.bak 5KB
lcd_para.v.bak 4KB
sdram_ov5640_vga.qsf.bak 4KB
lcd_driver.v.bak 3KB
system_ctrl.v.bak 3KB
sdram_ov5640_vga.map.bpm 4KB
sdram_ov5640_vga.cmp.bpm 4KB
sdram_pll.bsf 4KB
wrfifo.bsf 3KB
rdfifo.bsf 3KB
osd_rom.bsf 3KB
vip_rom.bsf 3KB
sdram_ov5640_vga.cmp.cdb 196KB
sdram_ov5640_vga.rtlv_sg.cdb 133KB
sdram_ov5640_vga.root_partition.cmp.cdb 76KB
sdram_ov5640_vga.map.cdb 66KB
sdram_ov5640_vga.root_partition.map.cdb 66KB
sdram_ov5640_vga.(7).cnf.cdb 26KB
sdram_ov5640_vga.rtlv_sg_swap.cdb 16KB
sdram_ov5640_vga.(13).cnf.cdb 13KB
sdram_ov5640_vga.(16).cnf.cdb 11KB
sdram_ov5640_vga.(9).cnf.cdb 10KB
sdram_ov5640_vga.(19).cnf.cdb 8KB
sdram_ov5640_vga.(32).cnf.cdb 8KB
sdram_ov5640_vga.(14).cnf.cdb 7KB
sdram_ov5640_vga.(38).cnf.cdb 6KB
sdram_ov5640_vga.(11).cnf.cdb 6KB
sdram_ov5640_vga.(6).cnf.cdb 6KB
sdram_ov5640_vga.(8).cnf.cdb 5KB
sdram_ov5640_vga.(10).cnf.cdb 5KB
sdram_ov5640_vga.(12).cnf.cdb 5KB
sdram_ov5640_vga.(36).cnf.cdb 4KB
sdram_ov5640_vga.(0).cnf.cdb 4KB
sdram_ov5640_vga.(15).cnf.cdb 4KB
sdram_ov5640_vga.(22).cnf.cdb 3KB
sdram_ov5640_vga.(21).cnf.cdb 3KB
sdram_ov5640_vga.(40).cnf.cdb 3KB
sdram_ov5640_vga.root_partition.map.hbdb.cdb 3KB
sdram_ov5640_vga.(23).cnf.cdb 3KB
sdram_ov5640_vga.map_bb.cdb 2KB
sdram_ov5640_vga.(2).cnf.cdb 2KB
sdram_ov5640_vga.(37).cnf.cdb 2KB
sdram_ov5640_vga.(3).cnf.cdb 2KB
sdram_ov5640_vga.(5).cnf.cdb 2KB
sdram_ov5640_vga.(17).cnf.cdb 2KB
sdram_ov5640_vga.(30).cnf.cdb 2KB
sdram_ov5640_vga.(1).cnf.cdb 2KB
sdram_ov5640_vga.root_partition.map.reg_db.cdb 2KB
sdram_ov5640_vga.(24).cnf.cdb 2KB
sdram_ov5640_vga.(26).cnf.cdb 2KB
sdram_ov5640_vga.(35).cnf.cdb 2KB
sdram_ov5640_vga.(4).cnf.cdb 2KB
sdram_ov5640_vga.(18).cnf.cdb 2KB
sdram_ov5640_vga.(31).cnf.cdb 2KB
sdram_ov5640_vga.(39).cnf.cdb 2KB
sdram_ov5640_vga.(25).cnf.cdb 1KB
sdram_ov5640_vga.(27).cnf.cdb 1KB
sdram_ov5640_vga.(33).cnf.cdb 1KB
sdram_ov5640_vga.(34).cnf.cdb 1KB
sdram_ov5640_vga.(28).cnf.cdb 1KB
sdram_ov5640_vga.(20).cnf.cdb 1KB
sdram_ov5640_vga.(29).cnf.cdb 951B
sdram_ov5640_vga.cdf 400B
pll_64.cmp 970B
sdram_ov5460_vga.csv 8KB
logic_util_heursitic.dat 81KB
sdram_ov5640_vga.db_info 144B
sdram_ov5640_vga.db_info 144B
sdram_ov5640_vga.tiscmp.slow_1200mv_85c.ddb 423KB
sdram_ov5640_vga.tiscmp.slow_1200mv_0c.ddb 423KB
sdram_ov5640_vga.tiscmp.fast_1200mv_0c.ddb 419KB
sdram_ov5640_vga.tiscmp.fastest_slow_1200mv_85c.ddb 152KB
sdram_ov5640_vga.tiscmp.fastest_slow_1200mv_0c.ddb 151KB
sdram_ov5640_vga.asm_labs.ddb 22KB
sdram_ov5640_vga.tis_db_list.ddb 306B
sdram_ov5640_vga.root_partition.cmp.dfp 33B
sdram_ov5640_vga.done 26B
sdram_ov5640_vga.root_partition.map.dpi 8KB
sdram_ov5640_vga.root_partition.map.hbdb.hb_info 48B
sdram_ov5640_vga.pre_map.hdb 70KB
sdram_ov5640_vga.rtlv.hdb 59KB
sdram_ov5640_vga.root_partition.cmp.hdb 58KB
sdram_ov5640_vga.map.hdb 55KB
sdram_ov5640_vga.root_partition.map.hbdb.hdb 54KB
sdram_ov5640_vga.cmp.hdb 54KB
sdram_ov5640_vga.rrp.hdb 53KB
sdram_ov5640_vga.root_partition.map.hdb 53KB
sdram_ov5640_vga.map_bb.hdb 21KB
sdram_ov5640_vga.(16).cnf.hdb 3KB
sdram_ov5640_vga.(7).cnf.hdb 3KB
sdram_ov5640_vga.(11).cnf.hdb 3KB
sdram_ov5640_vga.(13).cnf.hdb 3KB
sdram_ov5640_vga.(0).cnf.hdb 3KB
共 265 条
- 1
- 2
- 3
GJZGRB
- 粉丝: 2957
- 资源: 7736
上传资源 快速赚钱
- 我的内容管理 展开
- 我的资源 快来上传第一个资源
- 我的收益 登录查看自己的收益
- 我的积分 登录查看自己的积分
- 我的C币 登录后查看C币余额
- 我的收藏
- 我的下载
- 下载帮助
最新资源
- 网上书城系统(Struts+Hibernate+Mysql).rar
- 网上书店(struts+hibernate+css+mysql).rar
- 网上书店系统(论文+jsp源程序)130220.rar
- 网上书店系统(论文+jsp源程序).rar
- 网上书店(struts+hibernate+css+mysql)130223.rar
- 系统详细配置方法.rar
- 文本编辑器.rar
- 项目申报系统(Struts2+Spring+Hibernate+Jsp+Mysql5).rar
- 纯电动汽车再生制动策略,Cruise和Simulink联合仿真,提供Cruise整车模型和simuink策略模型,有详细解析文档,可运行
- 学生成绩管理系统(SSH+MYSQL)130221.rar
- 学生成绩管理系统(SSH+MYSQL).rar
- 项目申报系统(Struts2+Spring+Hibernate+Jsp+Mysql5)130223.rar
- 移动ssh项目(struts+spring+hibernate+oracle).rar
- 阳光酒店管理系统(javaapplet+SQL)130425.rar
- 移动ssh项目(struts+spring+hibernate+oracle)130222.rar
- 音乐网站(JSP+SERVLET)130222.rar
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功
评论2