基于FPGA的芯片设计，RISC-V模型机设计（R型、I型、U型基本运算指令、访存指令、转移指令，共37条

内容概述：杭电计算机组成原理实验十一，基于FPGA的芯片设计，RISC-V模型机设计（R型、I型、U型基本运算指令、访存指令、转移指令，共37条），连接运算器、存储器、寄存器堆、控制器，包含源代码、仿真代码、管脚配置 开发环境：vivado2018，vivado2022也兼容vivado2018 适合人群：有数字电路基础，正在学习计算机组成原理课程的大学学生，有一定的vivado软件的使用经验

基于FPGA的芯片设计，RISC-V模型机设计（R型、I型、U型基本运算指令，共20条）

内容概述：杭电计算机组成原理实验八，基于FPGA的芯片设计，RISC-V模型机设计（R型、I型、U型基本运算指令，共20条），连接运算器、存储器、寄存器堆、控制器，包含源代码、仿真代码、管脚配置 开发环境：vivado2018，vivado2022也兼容vivado2018 适合人群：有数字电路基础，正在学习计算机组成原理课程的大学学生，有一定的vivado软件的使用经验

基于FPGA的芯片设计，RISC-V取指令与指令译码实验

内容概要：杭电计算机组成原理实验七，基于FPGA的芯片设计，RISC-V取指令与指令译码实验。 开发环境：vivado2018，vivado2022也兼容vivado2018 适合人群：有数字电路基础，正在学习计算机组成原理的大学学生，有vivado软件的使用基础

基于FPGA的芯片设计，RISC-V存储器设计（源代码）

杭电计算机组成原理实验五，基于FPGA的芯片设计，RISC-V存储器设计，vivado2018开发环境，vivado2022也兼容2018

基于FPGA的芯片设计，寄存器堆设计实验（vivado环境源代码、仿真、管脚配置）

杭电计算机组成原理实验四，基于FPGA的芯片设计，寄存器堆设计实验，开发环境vivado，在基于ALU设计的基础上与寄存器堆进行连接。