加减计数器

本专辑为您列举一些加减计数器方面的下载的内容,加减计数器、加减计数器plc、加减计数器单片机等资源。把最新最全的加减计数器推荐给您,让您轻松找到相关应用信息,并提供加减计数器下载等功能。本站致力于为用户提供更好的下载体验，如未能找到加减计数器相关内容，可进行网站注册，如有最新加减计数器相关资源信息会推送给您。

阅读全文

加减计数器

: 中断加减计数器 中断加减计数器 中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断加减计数器中断...
评级：0 浏览量：819 收藏量：0 资源大小：62KB 上传时间：2022-06-16

: 16位可逆加减计数器设计 16位可逆加减计数器设计，某知名984.5的FPGA课程大作业，quartus II + modelsim 仿真
评级：0 浏览量：977 收藏量：3 资源大小：6.64MB 上传时间：2022-05-13

: 十进制加减计数器 十进制加减计数器，基于单片机的设计，手动和自动两种
评级：0 浏览量：1142 收藏量：0 资源大小：1.18MB 上传时间：2013-03-12

: 基于FPGA的可逆加减计数器.rar 1. 双向计数器，可以进行递增计数，...2. 根据计数控制信号的不同，在时钟脉冲的作用下，计数器可以进行加1或减1的操作。 3. 位宽为4的可逆计数器，即该计数器在不同控制信号下可以分别实现加法计数和减法计数的功能。
评级：5 浏览量：557 收藏量：3 资源大小：207KB 上传时间：2019-06-28

: 加减计数器仿真实例.zip 本科做的加减计数器仿真设计，里面包含加减各一个例子，且有搭建的电路图以及仿真结果图
评级：5 浏览量：369 收藏量：0 资源大小：891KB 上传时间：2021-05-15

: EDA.rar_EDA计数器_eda 加减计数器_eda 计数器代码_eda计数器代码 EDA实验源代码、主要为加减计数器、译码器、编码器等
评级：5 浏览量：150 收藏量：0 资源大小：522KB 上传时间：2022-09-23

: 按键中断加减计数器_keil_dozenf5p_加减中断器_按键中断计数_ 本例可以通过按键中断实现加减计数器，很实用的一个小程序，值得参考
评级：5 浏览量：713 收藏量：0 资源大小：33KB 上传时间：2021-10-04

: EDA技术与应用上机报告 D触发器半减器全减器 50进制加减计数器.zip EDA技术与应用电子信息类 quartus仿真工程文件
评级：0 浏览量：1136 收藏量：9 资源大小：3.32MB 上传时间：2021-10-21

: 十六进制加减可逆计数器设计.pdf 十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆计数器设计.pdf十六进制加减可逆...
评级：5 浏览量：995 收藏量：0 资源大小：123KB 上传时间：2022-06-14

: 基于AT89C51单片机的加减计数器设计-论文基于AT89C51单片机的加减计数器设计
评级：0 浏览量：655 收藏量：1 资源大小：426KB 上传时间：2021-05-14

: 十进制可逆加减计数器.docx 十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx十进制可逆加减计数器.docx...
评级：5 浏览量：326 收藏量：1 资源大小：404KB 上传时间：2022-06-14

: S7300计数器指令加减计数器共7页.pdf.zip S7300计数器指令加减计数器共7页.pdf.zip
评级：0 浏览量：40 收藏量：0 资源大小：139KB 上传时间：2022-11-19

: dpll.rar_DPLL_divider_分频器_加减计数器_计数器 DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则...
评级：5 浏览量：58 收藏量：0 资源大小：1KB 上传时间：2022-09-22

: cnt10_handkv5_10进制加减计数器_ verilog HDL语言的10进制加减计数器
评级：0 浏览量：167 收藏量：0 资源大小：101KB 上传时间：2021-09-30

: 加减计数器 十进制步进加减计数器制作
评级：0 浏览量：121 收藏量：0 资源大小：76KB 上传时间：2014-03-19

: FPGA设计16进制加减计数器 用VHDL语言设计一个16进制加减计数器，计数方向可以由外界输入信号控制，带有清零和置位，输出除了包括计数值外还应包括进位和借位。
评级：4 浏览量：2188 收藏量：5 资源大小：571KB 上传时间：2011-03-19

: 十进制可逆加减计数器.pdf 十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制可逆加减计数器.pdf十进制...
评级：5 浏览量：118 收藏量：0 资源大小：414KB 上传时间：2022-06-14

: shuji.rar_K._shuji .com_加减计数器 计数器用一个开关K控制，当K=1时，可逆加法计数器进行计数，K=0时可逆减法计数器进行计数，即可构成一个具有清零和预置功能的可逆加减法计数器
评级：0 浏览量：39 收藏量：0 资源大小：3KB 上传时间：2022-09-22

: 18-30加减计数器multisim源文件 18-30加减计数器multisim源文件,采用74LS192方案，有两个按键，一个加，一个减，能控制在18-30之间
评级：5 浏览量：767 收藏量：3 资源大小：134KB 上传时间：2020-11-19

: pll.zip_VHDL加减计数器_VHDL脉冲加减_out_phase detection_phase detector vh DPLL由鉴相器、模K加减计数器、脉冲加减电路、同步建立侦察电路、模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍)为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则...
评级：0 浏览量：56 收藏量：0 资源大小：1KB 上传时间：2022-09-21

: 四位加减计数器（C语言写）本文章是关于C语言编写四位加减计数器。
评级：0 浏览量：637 收藏量：0 资源大小：24KB 上传时间：2020-07-20

: CPLD.zip_6路可逆计数器_CPLD_cpld加减计数器_cpld计数_可逆计数器 verilog编写的加减6路可逆计数器，用于FPGA对6路脉冲信号的计数
评级：0 浏览量：71 收藏量：0 资源大小：939KB 上传时间：2022-07-15

: sel_key.rar_VHDL加减计数器_sel key_verilog counter verilog写的自动识别的加减计数器，挺好的，也算有自适应能力
评级：0 浏览量：90 收藏量：0 资源大小：15KB 上传时间：2022-09-23

: S7-300计数器指令-加减计数器.ppt PLC、触摸屏、变频器综合应用技术
评级：0 浏览量：65 收藏量：0 资源大小：793KB 上传时间：2022-11-02

: 微机原理与接口技术课程设计报告-加减计数器-完整版.docx 微机原理与接口技术课程设计报告-加减计数器-完整版.docx微机原理与接口技术课程设计报告-加减计数器-完整版.docx微机原理与接口技术课程设计报告-加减计数器-完整版.docx微机原理与接口技术课程设计报告-加减计数器...
评级：5 浏览量：139 收藏量：0 资源大小：1.24MB 上传时间：2022-07-03

: STC8H8K64U双中断加减计数器 利用外部中断0、外部中断1设计加、减计数器，计数值采用LED数码管显示。每产生一次外部中断0，计数值加1;每产生一次外部中断1,计数值减1。画出硬件电路图，编写程序并上机调试。所有资源全部免费，欢迎各位交流。
评级：0 浏览量：391 收藏量：1 资源大小：31KB 上传时间：2022-05-12

: PLC系统设计-加减计数器.pptx PLC系统设计
评级：0 浏览量：78 收藏量：0 资源大小：599KB 上传时间：2022-11-02

: 4位二进制加减计数器74191 4位二进制加减计数器74191 4位二进制加减计数器74191
评级：5 浏览量：1761 收藏量：2 资源大小：366KB 上传时间：2010-05-26

: 基于Verilog 的任意模长可加减计数器设计.pdf 基于Verilog 的任意模长可加减计数器设计.pdf
评级：5 浏览量：37 收藏量：0 资源大小：332KB 上传时间：2023-06-24

: 10进制加减计数器状态机的VHDL设计 10进制加减计数器状态机的VHDL设计，有源程序的
评级：5 浏览量：778 收藏量：1 资源大小：57KB 上传时间：2013-04-20

: 分层次分模块的可逆模十加减计数器 基于Basys2的分层次分模块的可逆模十加减计数器，频率2HZ，共三种工作模式，由两个开关控制。
评级：0 浏览量：163 收藏量：0 资源大小：1.01MB 上传时间：2015-12-21

: 微机原理与接口技术课程设计报告加减计数器.doc 微机原理与接口技术课程设计报告加减计数器.doc
评级：0 浏览量：41 收藏量：0 资源大小：239KB 上传时间：2022-07-14

: CC4518十进制同步加减计数器中文资料.pdf CC4518十进制同步加减计数器中文资料.pdf
评级：0 浏览量：5 收藏量：0 资源大小：404KB 上传时间：2021-11-23

: 简易加减计数器和交通信号灯设计概述.pptx 简易加减计数器和交通信号灯设计概述.pptx
评级：0 浏览量：39 收藏量：0 资源大小：3.92MB 上传时间：2021-10-07

: Verilog HDL 同步加减计数器 Verilog HDL 时序逻辑电路设计同步加减计数器
评级：3 浏览量：688 收藏量：0 资源大小：794B 上传时间：2010-11-16

: 微机原理与接口技术课程设计报告加减计数器完整版.pdf 微机原理与接口技术课程设计报告加减计数器完整版.pdf
评级：0 浏览量：46 收藏量：0 资源大小：40KB 上传时间：2021-10-14

: 可以控制加减的十二进制计数器 用于数电实验作业，可以通过控制开关，使进行十二进制的加减法，并且在七段数码管上显示。主要用于SYSU的数电作业。
评级：0 浏览量：1685 收藏量：2 资源大小：21KB 上传时间：2018-06-19

: 用VHDL设计100进制加减计数器 这是用VHDL设计的100进制的加减计数器
评级：5 浏览量：1420 收藏量：4 资源大小：302KB 上传时间：2010-07-01

: proteus四位加减乘除计算器电路图 proteus四位加减乘除计算器电路图，可结合keil里的程序进行仿真，已运行成功，可在proteus中直接打开
评级：0 浏览量：2071 收藏量：8 资源大小：16KB 上传时间：2020-01-10

: Quartus ii与verilog实现8位计数器，Modelsim仿真工程 Quartus ii 13.0 与 Verilog实现8位计数器，Modelsim仿真，有testbench。
评级：0 浏览量：2494 收藏量：2 资源大小：2.95MB 上传时间：2020-06-15

: 十进制步进加减计数器制作设计并制作一个两位十进制步进步进计数器，要求从0到80步进计数。
评级：0 浏览量：150 收藏量：0 资源大小：170KB 上传时间：2009-05-26

: 51单片机教程实例53-2按键加减操作数码管显示 51单片机教程实例53-2按键加减操作数码管显示
评级：5 浏览量：2625 收藏量：1 资源大小：13KB 上传时间：2022-07-07

: 十六进制加减计数器 可置零置一十六进制加减计数器 可置零置一 vhdl 通过设置s值进行加减转换
评级：4 浏览量：675 收藏量：3 资源大小：57KB 上传时间：2010-01-26

: jQuery数字加减插件-数字加减框 jQuery数字加减插件-数字加减框,bootstrap风格,jqueryUI风格
评级：0 浏览量：356 收藏量：0 资源大小：56KB 上传时间：2015-11-18

: 十六进制加减可逆计数器设计.docx 十六进制加减可逆计数器设计.docx十六进制加减可逆计数器设计.docx十六进制加减可逆计数器设计.docx十六进制加减可逆计数器设计.docx十六进制加减可逆计数器设计.docx十六进制加减可逆计数器设计.docx十六进制加减...
评级：5 浏览量：237 收藏量：1 资源大小：341KB 上传时间：2022-06-14

: 一个左右加减的计数器model 一个左右加减的计数器model
评级：0 浏览量：44 收藏量：0 资源大小：14KB 上传时间：2023-01-13

: 基于Verilog语言的可预置加减计数器的设计基于Verilog语言的可预置加减计数器的设计
评级：0 浏览量：336 收藏量：3 资源大小：217KB 上传时间：2008-07-18

资源推荐

相关资源标签

verilog vhdl 加减计数器同步加减计数器 16进制加减计数器十进制步数字加减框分层次分模块 protues FPGA 可逆计数器 proteus 加减乘除 Quartus Modelsim 软件开发程序设计 multisim at89c51 计数器设计加减计数器仿真设计 keil D触发器文档资料 fpga开发 cpld dpll divider eda计数器系统设计 flutter