数字锁相环；

本专辑为您列举一些数字锁相环；方面的下载的内容,数字锁相环、数字锁相环程序、数字锁相环参数设置等资源。把最新最全的数字锁相环；推荐给您,让您轻松找到相关应用信息,并提供数字锁相环；下载等功能。本站致力于为用户提供更好的下载体验，如未能找到数字锁相环；相关内容，可进行网站注册，如有最新数字锁相环；相关资源信息会推送给您。

阅读全文

数字锁相环；

: 二阶数字锁相环的FPGA实现，基于Vivado2018平台内容：二阶数字锁相环的FPGA实现工程文件仿真平台：Vivado 2018.3 各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器主要使用IP核：Multiplier，FIR Compiler，dds_compiler 注：仿真时，test...
评级：1 浏览量：478 收藏量：8 资源大小：23.24MB 上传时间：2023-11-05

: 基于FPGA的数字锁相环设计 数字锁相环是闭环自动控制系统,常用于接受信号的载波恢复与跟踪。文章介绍了一种二阶数字锁相环的基本原理和其基于FPGA的实现方案,详细阐述了鉴相器、环路滤波器和数控振荡器等环路部件的参数设计及电路结构,并引入...
评级：0 浏览量：1250 收藏量：10 资源大小：240KB 上传时间：2020-07-04

: 数字锁相环原理及程序介绍数字锁相环原理，并给出相应的MATLAB代码，通俗易懂。
评级：3 浏览量：1130 收藏量：3 资源大小：1.22MB 上传时间：2017-12-03

: 基于Verilog的数字锁相环设计,在vivado2019.2中开发带testbench+代码操作视频 1.领域：FPGA，数字锁相环 2.内容：基于Verilog的数字锁相环设计,在vivado2019.2中开发带testbench+代码操作视频 3.用处：用于FPGA数字锁相环编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项...
评级：5 浏览量：712 收藏量：9 资源大小：21.66MB 上传时间：2022-05-29

: 基于Matlab的数字锁相环的仿真设计.docx 基于Matlab的数字锁相环的仿真设计.docx基于Matlab的数字锁相环的仿真设计.docx基于Matlab的数字锁相环的仿真设计.docx基于Matlab的数字锁相环的仿真设计.docx基于Matlab的数字锁相环的仿真设计.docx基于Matlab的...
评级：5 浏览量：751 收藏量：6 资源大小：1.08MB 上传时间：2022-07-10

: 二阶广义积分数字锁相环 二阶广义积分锁相环算法参考代码。适用电网工频相位同步，适用单相电锁相，包含.lib .c .h文件。可用于dsp，也可用于stm32。
评级：5 浏览量：1302 收藏量：15 资源大小：38KB 上传时间：2022-04-21

: 数字锁相环设计步骤有关数字锁相环的帖子不断出现，但大多没有讲述其原理。翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。本文按照数字锁相环设计的步骤，采用...
评级：0 浏览量：425 收藏量：0 资源大小：64KB 上传时间：2020-11-17

: 实验一 数字锁相环设计,全数字锁相环与位同步实验总结,matlab文档在线实验：在matlab的simulink板块做数字锁相环设计。
评级：5 浏览量：803 收藏量：5 资源大小：2.6MB 上传时间：2021-09-11

: 基于DSP Builder的带宽自适应全数字锁相环的设计本文采用一种基于比例积分(PI)控制算法的环路滤波器应用于带宽自适应的全数字锁相环，建立了该锁相环的数学模型，并分析该锁相环的各项性能指标和设计参数之间的关系。利用DSPBuilder直接对得到的锁相环数学模型在...
评级：0 浏览量：207 收藏量：0 资源大小：537KB 上传时间：2020-10-18

: 基于MATLAB的DPLL数字锁相环仿真+代码操作视频 1.领域：matlab，DPLL数字锁相环 2.内容：基于MATLAB的DPLL数字锁相环仿真+代码操作视频 3.用处：用于数字锁相环编程学习 4.指向人群：本科，硕士，博士等教研使用 5.运行注意事项：使用matlab2021a或者更高...
评级：5 浏览量：656 收藏量：7 资源大小：299KB 上传时间：2022-05-29

: 097994687数字锁相环dll_code 基于matlab的数字锁相环模拟仿真，主要通过调整相位实现波形同步
评级：0 浏览量：151 收藏量：0 资源大小：120KB 上传时间：2017-12-11

: 基于FPGA的数字锁相环设计.pdf 基于FPGA的数字锁相环设计.pdf
评级：0 浏览量：597 收藏量：4 资源大小：353KB 上传时间：2020-10-10

: 采用VHDL设计的全数字锁相环电路设计摘要:叙述了全数字锁相环的工作原理,提出了应用VHDL 技术设计全数字锁相环的方法,并用复杂可编程逻辑器件CPLD 予以实现,给出了系统主要模块的设计过程和仿真结果。　0 引言　全数字锁相环(DPLL) 由于避免了模拟...
评级：0 浏览量：328 收藏量：2 资源大小：396KB 上传时间：2021-01-19

: 基于Verilog的全数字锁相环dpll，可仿真，quartus 基于Verilog的全数字锁相环dpll，可仿真，包含quartus软件工程，modelsim仿真文件
评级：5 浏览量：769 收藏量：11 资源大小：653KB 上传时间：2022-04-12

: 数字锁相环MATLAB代码.doc 数字锁相环MATLAB代码.doc
评级：0 浏览量：62 收藏量：0 资源大小：176KB 上传时间：2022-11-16

: 【电路仿真】基于simulink全数字锁相环设计含Matlab源码.zip 详细分析了全数字锁相环的构成及各个模块的工作原理,在理论分析的基础上建立了全数字锁相环的数字模型,并用MATLAB语言构建了一种新的全数字锁相环仿真模型.仿真验证了这种全数字锁相环实现的可行性,仿真结果与理论...
评级：5 浏览量：592 收藏量：7 资源大小：184KB 上传时间：2022-06-11

: 基于全数字锁相环的电力系统高精度同步时钟提出了一种基于全数字锁相环的电力系统高精度同步时钟实现方法。该方法基于卫星时钟与晶振时钟授时误差互补的特点，在卫星时钟工作正常时，利用全数字锁相环使晶振时钟跟踪卫星时钟秒脉冲的相位波动，实时消除晶振...
评级：0 浏览量：174 收藏量：0 资源大小：651KB 上传时间：2021-01-12

: 基于流水线技术的全数字锁相环设计为了提高全数字锁相环的系统运行速度、降低系统功耗，同时提高锁相系统的动态性能与稳态性能，提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计，并对所设计的电路进行了计算机仿真...
评级：0 浏览量：77 收藏量：1 资源大小：1007KB 上传时间：2020-10-15

: lab3Timer_SourceFiles_CCS_汇编语言_数字锁相环_ 锁相环、定时器与中断实验TMS320VC5509A数字锁相环PLL的配置方法
评级：0 浏览量：87 收藏量：0 资源大小：1.17MB 上传时间：2021-10-01

: 智能全数字锁相环的设计智能全数字锁相环,在单片FPGA中就可以实现,借助锁相环状态监测电路,通过CPU可以缩短锁相环锁定时间,并逐渐改进其输出频率的抖动特性。解决了锁定时间与相位抖动之间的矛盾,对信息的传输质量都有很大的提高。此锁相环...
评级：0 浏览量：133 收藏量：0 资源大小：95KB 上传时间：2020-08-11

: 基于全数字锁相环的设计本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，对一些有关的问题进行了讨论。...
评级：0 浏览量：290 收藏量：0 资源大小：74KB 上传时间：2021-01-19

: 数字锁相环PLL.zip 数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，此外还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
评级：0 浏览量：207 收藏量：4 资源大小：3.17MB 上传时间：2020-06-28

: sxh.rar_DPLL_数字锁相环_锁相环一个初步的数字锁相环程序，没有测试文件，应该可以运行。
评级：0 浏览量：58 收藏量：1 资源大小：1KB 上传时间：2022-09-19

: 一种基于可变相位累加器的全数字锁相环 提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计，利用ModelSim软件对所设计的电路进行了系统仿真实验，并进行了硬件实验验证。实验结果表明，含有可变相位累加器构成的...
评级：0 浏览量：134 收藏量：0 资源大小：334KB 上传时间：2020-10-15

: 基于FPGA的数字锁相环平台的搭建目前，数字锁相环广泛应用于通信、航天等领域。针对具体的应用，数字锁相环可以用于载波跟踪，相位提取等。本设计就是以载波回复环为依托进行的数字锁相环设计。
评级：0 浏览量：141 收藏量：0 资源大小：479KB 上传时间：2020-08-13

: 一阶数字锁相环设计simulink仿真通信实验仿真
评级：0 浏览量：634 收藏量：3 资源大小：24KB 上传时间：2021-01-16

: 用FPGA实现数字锁相环.7z 用FPGA实现数字锁相环.7z
评级：0 浏览量：202 收藏量：4 资源大小：92KB 上传时间：2021-02-03

: 基于数字锁相环的调频发射器架构研究在过去的20年里数字便携设备的出货量有了巨大的增长。许多便携式设备带有音频内容，例如:包括iPod的MP3播放器、PDA、手机、PMP、便携式游戏机等等。人们一直在探索不同的途径，有线或无线的方式，来向不同的外部设备...
评级：0 浏览量：132 收藏量：1 资源大小：149KB 上传时间：2021-01-19

: 数字锁相环及其FPGA的实现锁相环 (PLL) 的理论与研究日趋完善，应用范围遍及整个电子技术领域，如信号...这里在简单介绍片内全数字锁相环系列结构的同时，给出一种智能控制捕获范围中全数字锁相环（ ADPLL ）的设计方法，并进行仿真和实践验证。
评级：3 浏览量：1850 收藏量：2 资源大小：385KB 上传时间：2015-12-13

: 数字锁相环的MATLAB仿真源码附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL 附件是数字PLL的MATLAB仿真源码，可以仿真BPSK、QPSK的DPLL
评级：0 浏览量：183 收藏量：2 资源大小：1KB 上传时间：2021-02-09

: 全数字锁相环的研究与设计描述了一个用FPGA实现的数字锁相环的设计，非常有用，有参考价值
评级：5 浏览量：199 收藏量：1 资源大小：4.38MB 上传时间：2019-02-21

: 二阶数字锁相环simulink仿真通信实验仿真
评级：0 浏览量：1024 收藏量：8 资源大小：24KB 上传时间：2021-01-16

: 数字锁相环DPLL的程序实例帮助理解结构和锁相环的细节….rar 数字锁相环DPLL的程序实例帮助理解结构和锁相环的细节….rar
评级：0 浏览量：59 收藏量：0 资源大小：719B 上传时间：2023-05-09

: DPLL_fpga_DPLL_数字锁相环_ 数字锁相环，输出脉冲波形，与模拟锁相环的区别与联系
评级：0 浏览量：168 收藏量：0 资源大小：462KB 上传时间：2021-10-03

: 全数字锁相环设计全数字锁相环设计，是新型的锁相环设计，应用的基础!
评级：0 浏览量：138 收藏量：1 资源大小：443KB 上传时间：2012-04-08

: dpll.zip_DP_DPLL_全数字锁相环_数字锁相环本工程为锁相环，采用全数字系统设计，输出频率在10M~100M之间！可改进。
评级：0 浏览量：59 收藏量：1 资源大小：427KB 上传时间：2022-09-22

: 一种具有相位噪声跟踪补偿的全数字 锁相环频率合成器为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性，提出了一种新的基于全数字锁相环的频率合成器。它采用一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器来显著降低硬件...
评级：0 浏览量：94 收藏量：0 资源大小：1.08MB 上传时间：2019-01-23

: 数字锁相环_Quartus II 使用语言Verilog，用Quartus II实现数字锁相环电路！
评级：0 浏览量：549 收藏量：5 资源大小：627KB 上传时间：2015-07-29

: 数字锁相环 数字锁相环verilog HDL实现功能是基本实现，欢迎大家使用改正。谢谢
评级：0 浏览量：70 收藏量：0 资源大小：4KB 上传时间：2012-05-02

: 一种新型的单相数字锁相环 本文提出了一种新型的高精度数字锁相环（DPLL）技术，以一个改进的鉴相器(PD)环节代替常用的二阶通用积分器构成的PD环节，为了抑制该方法在同步信号频率上引入的二次谐波干扰，本文分析了引入谐波的原因，提出针对...
评级：0 浏览量：275 收藏量：2 资源大小：1.66MB 上传时间：2021-01-28

: 基于数字锁相环的自适应角度跟踪环设计基于数字锁相环的自适应角度跟踪环设计
评级：0 浏览量：39 收藏量：0 资源大小：4.01MB 上传时间：2021-03-31

: 实验五数字锁相环与位同步.pdf 实验五数字锁相环与位同步.pdf实验五数字锁相环与位同步.pdf实验五数字锁相环与位同步.pdf实验五数字锁相环与位同步.pdf实验五数字锁相环与位同步.pdf
评级：0 浏览量：73 收藏量：0 资源大小：985KB 上传时间：2023-04-01

: ordyrnirstgood.rar_一阶锁相环_数字锁相环_锁相环 simulink 频带数字通信中,频带一阶锁相环simulink模型不错的很好
评级：5 浏览量：41 收藏量：1 资源大小：8KB 上传时间：2022-07-15

: 实验一 数字锁相环设计_锁相环设计_锁相环_锁相环simulink_数字锁相环_通信原理实验1 在线实验：在matlab的simulink板块做数字锁相环设计。
评级：5 浏览量：469 收藏量：0 资源大小：2.6MB 上传时间：2021-09-11

: 一种基于FPGA的数字锁相环测速实现方法 (2005年) 通过锁相环路的应用介绍,说明了全数字锁相环的优点,详细讨论了如何在 FPGA中利用Verilog语言 VHDL语言混和实现全数字锁相测速方案和利用锁相环 DPLL中,可逆计数器模值的能修改特性,来控制 DPLL的跟踪补偿和锁定时间,...
评级：0 浏览量：112 收藏量：0 资源大小：692KB 上传时间：2021-06-18

: 数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf 数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf 这里有两篇数字锁相环的资料,希望对大家有帮助!
评级：0 浏览量：658 收藏量：2 资源大小：287KB 上传时间：2019-08-13

: 论文研究-一种基于单片CPLD的全数字锁相环的设计方法与实现 .pdf 一种基于单片CPLD的全数字锁相环的设计方法与实现，潘鹏，沈维聪，随着数字电路技术的发展，数字锁相环在频率合成、载波同步、调制解调等多个方面都有广泛的应用。本文介绍了一种新型的、基于CPLD��
评级：0 浏览量：129 收藏量：0 资源大小：596KB 上传时间：2019-08-18

资源推荐

相关资源标签

verilog 数字锁相环硕士论文 FPGA matlab 环路滤波器状态检测全数字锁相环课设毕设可编程器件 DPLL 卫星时钟同步时钟电力系统 simulink仿真二阶锁相环数字锁相环；研究论文自然科学论文锁相环设计汇编语言 fpga 软件工程 fpga开发 stm32 二阶广义积分源码软件一阶锁相环 dpll Vivado