eda24进制

EDA24进制实现 采用verilog文本输入法和原理图法，实现24进制。可下载到硬件上实现

评级：0 浏览量：363 收藏量：1 资源大小：802KB 上传时间：2013-12-25

24进制/60进制计时器设计 24进制/60进制计时器设计，EDA 基于VHDL硬件描述语言设计

评级：0 浏览量：1555 收藏量：2 资源大小：293KB 上传时间：2012-04-13

EDA 24进制计数器的设计.pdf EDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的...

评级：0 浏览量：121 收藏量：0 资源大小：132KB 上传时间：2022-06-12

EDA 24进制计数器的设计.docx EDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制...

评级：0 浏览量：83 收藏量：0 资源大小：195KB 上传时间：2022-06-12

eda进制换转 eda进制换转

评级：0 浏览量：105 收藏量：0 资源大小：2KB 上传时间：2016-12-15

16进制计数器.zip_16进制计数器_EDA课程设计_vhd，计数器 十六进制计数器 包含vhd vwf文件 可用作流水灯进行课程设计

评级：5 浏览量：736 收藏量：1 资源大小：1.48MB 上传时间：2022-07-15

用VHDL语言实现24进制。 用VHDL语言实现24进制计数，到23清零，给出进位信号，然后从0开始计数。拥有清零功能。

评级：0 浏览量：813 收藏量：1 资源大小：1.07MB 上传时间：2021-12-27

EDA 六十进制计数器 EDA 六十进制计数器，呵呵 不可不下 喔

评级：0 浏览量：674 收藏量：1 资源大小：55KB 上传时间：2010-06-15

EDA 8位10进制频率计数器【图形设计法+代码设计法】 EDA 8位10进制频率计数器【图形设计法+代码设计法】 基于quartus II 的八位10进制计数器，共一个顶层文件和两个底层文件，有图形设计法和代码设计法，解压后直接打开工程文件即可。

评级：5 浏览量：963 收藏量：8 资源大小：716KB 上传时间：2021-06-08

EDA十二进制程序设计.doc 十二进制计数器 仿真时序图 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count12 is port(clk,clr,en:in std_logic; q0,q1,q2,q3:out std_logic); end count12; ...

评级：0 浏览量：54 收藏量：0 资源大小：116KB 上传时间：2022-06-20

eda-10进制计数器 vhdl语言描述10进制计数器，两层叠加可以完成100以内数据计数

评级：0 浏览量：724 收藏量：1 资源大小：641B 上传时间：2012-11-21

EDA十进制计数器的设计.pdf 。。。

评级：0 浏览量：57 收藏量：0 资源大小：345KB 上传时间：2022-11-07

EDA十进制计数器的设计.docx 。。。

评级：0 浏览量：24 收藏量：0 资源大小：801KB 上传时间：2022-11-07

EDA十进制计数器课程设计报告.docx EDA十进制计数器课程设计报告.docxEDA十进制计数器课程设计报告.docx

评级：5 浏览量：90 收藏量：0 资源大小：791KB 上传时间：2022-10-17

EDA60进制分频器 建议quartus 9.1版本使用，频率分频器，60进制，包含进位信号

评级：0 浏览量：305 收藏量：0 资源大小：182KB 上传时间：2016-01-05

eda实验1000进制计数器 大学电子信息工程专业的EDA实验，设计1000进制计数器

评级：0 浏览量：441 收藏量：4 资源大小：144KB 上传时间：2013-05-28

60进制计数器 eda 本项实验通过六十进制计数器的设计与仿真，学习VHDL语言及VHDL文本输入设计方法，编写六十进制计数器源程序，应用MAX+PlusII软件进VHDL文本输入设计与波形仿真。写出源程序，并写出设计与仿真过程。

评级：4 浏览量：1445 收藏量：2 资源大小：261KB 上传时间：2011-07-04

EDA十进制频率计数器 VHDL语言写的十进制频率计数器 ============================== library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt10 is port (rst,clk,ena:in std_logic; cout: out std_...

评级：0 浏览量：173 收藏量：0 资源大小：4KB 上传时间：2011-11-22

EDA设计二十四进制和六十进制计数器 EDA 可编程逻辑 计数器设计 程序

评级：0 浏览量：1477 收藏量：6 资源大小：575KB 上传时间：2012-09-12

22进制计数器EDA 《EDA电路设计》，22进制计数器，课程设计

评级：0 浏览量：260 收藏量：0 资源大小：532KB 上传时间：2010-06-16

EDA十进制频率计设计 十进制频率计设计的VHDL程序。运用了元件的例化与调用。

评级：0 浏览量：116 收藏量：1 资源大小：28KB 上传时间：2010-04-23

EDA.zip_EDA同步计数器_eda异步_十进制加法计数器 带有异步复位和同步加载功能的十进制加法计数器，包括仿真，带有仿真截图等

评级：5 浏览量：406 收藏量：3 资源大小：27.64MB 上传时间：2022-09-21

EDA/PLD中的基于可编程器件的任意进制计数器的设计方法 1 引言 　目前计数器设计主要有软件、硬件电路搭建和EDA技术...该库包含一些常用功能模块所生成的元件，其元件引脚和参数由用户直接指定，可适应不同设计需要(如利用LPM元件库中的lpm_counter元件设计任意进制计数器

评级：0 浏览量：275 收藏量：0 资源大小：243KB 上传时间：2020-11-09

quartus18.0编译仿真的十进制计数器 利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新人参考

评级：5 浏览量：3491 收藏量：5 资源大小：304KB 上传时间：2020-03-31

24进制计数器数码管显示用VHDl编写.zip 24进制计数器数码管显示用VHDl编写

评级：0 浏览量：687 收藏量：4 资源大小：53KB 上传时间：2019-06-20

简易数字钟实验报告（含12~24进制转换扩展） 基于FGPA的数字模拟设计，设计要求制作一个简易数字钟，正点会鸣响报时。扩展功能要求可以12~24进制间转换。

评级：5 浏览量：1149 收藏量：6 资源大小：325KB 上传时间：2010-09-28

EDA4位十进制频率计数器 EDA实验报告包括实验代码，仿真波形，电路图，引脚设置和下载等等

评级：4 浏览量：433 收藏量：5 资源大小：215KB 上传时间：2010-11-15

counter24.rar EDA代码编写的24进制时钟，包括运行环境和引脚配置，运行即可使用完整工程

评级：0 浏览量：78 收藏量：0 资源大小：113KB 上传时间：2019-05-18

vhdl程序60进制 VHDL程序60进制，，本人亲测成功。。

评级：0 浏览量：355 收藏量：0 资源大小：552B 上传时间：2014-11-20

EDA/PLD中的基于FPGA的二-十进制转码器设计 摘 要： 针对二进制转十进制(BCD)转码器的FPGA实现目标，提出了一种高效、易于重构的转码器设计方案。并在FPGA开发板上成功地实现了该设计，验证结果表明，与使用中规模集成电路IP核(SN74185A)实现的7 bit、10 bit...

评级：0 浏览量：316 收藏量：0 资源大小：299KB 上传时间：2020-11-06

十进制计数器的EDA设计.docx 十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA设计.docx十进制计数器的EDA...

评级：0 浏览量：108 收藏量：0 资源大小：465KB 上传时间：2022-06-14

十进制计数器的EDA设计.pdf 十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf十进制计数器的EDA设计.pdf...

评级：5 浏览量：63 收藏量：0 资源大小：245KB 上传时间：2022-06-14

10进制异步计数器电路 单片机最小电路分享，集成和开发，为广大硬件开发者和程序设计师所爱

评级：5 浏览量：681 收藏量：0 资源大小：11KB 上传时间：2018-12-10

60进制计数器.docx 含有计数使能、复位、时钟校准的60进制(秒)计数器。设计语言VHDL。包含代码、管脚绑定设计、功能描述

评级：0 浏览量：735 收藏量：2 资源大小：43KB 上传时间：2020-04-27

基于EDA的三位十进制计数器.pdf 基于EDA的三位十进制计数器.pdf基于EDA的三位十进制计数器.pdf基于EDA的三位十进制计数器.pdf基于EDA的三位十进制计数器.pdf基于EDA的三位十进制计数器.pdf基于EDA的三位十进制计数器.pdf基于EDA的三位十进制计数器....

评级：5 浏览量：78 收藏量：0 资源大小：456KB 上传时间：2022-06-14

基于EDA的三位十进制计数器.docx 基于EDA的三位十进制计数器.docx基于EDA的三位十进制计数器.docx基于EDA的三位十进制计数器.docx基于EDA的三位十进制计数器.docx基于EDA的三位十进制计数器.docx基于EDA的三位十进制计数器.docx基于EDA的三位十进制...

评级：0 浏览量：61 收藏量：1 资源大小：513KB 上传时间：2022-06-14

六进制计数器.rar 利用QuartusII中的模块编写的六进制计数器，采用74160芯片，与十进制计数器配合可应用于数字电子秒表的设计。

评级：0 浏览量：1621 收藏量：0 资源大小：21KB 上传时间：2019-12-02

EDA之Verilog代码 4位2进制乘法器

评级：0 浏览量：70 收藏量：0 资源大小：1KB 上传时间：2021-01-03

EDA实验报告 异步清除十进制加法计数器的设计 异步清除是指复位信号有效时，直接将计数器的状态清零。在本设计中，复位信号为clr，低电平有效；时钟信号时clk，上升沿是有效边沿。在clr清除信号无效的的前提下，当clk的上升沿到来时，如果计数器原态是9（“1001...

评级：4 浏览量：1836 收藏量：10 资源大小：102KB 上传时间：2011-05-19

EDA技术：序列检测器 1、 设计一个序列检测器，检测序列为“11101000”，检测到后，给出一个时钟周期的正脉冲。要求采用Moore状态机，使用HDL描述，使用ModelSim进行仿真。 2、 设计测试用序列发生器观察波形。

评级：0 浏览量：2085 收藏量：3 资源大小：378KB 上传时间：2019-04-08

100进制计数器 在数电实验的设计中，100进制计数器的设计。给出了具体的题目以及相应的电路图，以及所需要的器材。

评级：5 浏览量：2085 收藏量：1 资源大小：23KB 上传时间：2014-08-11

基于EDA技术设计4位十进制数字频率计的系统方案 适用于EDA方面的课程设计，做的比较差，有什么不明白的提问，希望对你有用

评级：0 浏览量：589 收藏量：3 资源大小：501KB 上传时间：2013-04-24

EDA/PLD中的LabVIEW的读取二进制文件 “读取二进制文件”位于函数选板的“编程→文件I／O→读取二进制文件”，图标和接线端如图1所示。 　图1 读取二进制文件图标和接线端 　读取二进制文件从二进制文件读取数据，读取的数据类型取决于指定文件的...

评级：0 浏览量：125 收藏量：0 资源大小：57KB 上传时间：2020-11-16

eda设计，数字频率计 EDA 软件（QuartusⅡ），设计一个能测量方波信号频率的频率计，可预置定时闸门时间/0.1/1s/10s，具有连续测量功能，测量的频率范围分成两个频段是10-1MHz ，测量结果用6个数码管十进制数显示，具有超量程报警功能。

评级：5 浏览量：443 收藏量：7 资源大小：4.13MB 上传时间：2023-04-24

任意进制计数输出电路 任意进制计数输出电路、电子技术,开发板制作交流

评级：0 浏览量：113 收藏量：0 资源大小：224KB 上传时间：2021-02-03

EDA 八位二进制乘法器 这是用max+plus软件编写的vhdl语言，属于数字逻辑与数字系统课程，程序简短，是完整的实验报告。

评级：0 浏览量：306 收藏量：0 资源大小：157KB 上传时间：2010-07-21

EDA课程设计-电子密码锁.zip EDA课程设计-电子密码锁

评级：0 浏览量：1440 收藏量：13 资源大小：177KB 上传时间：2019-06-20

verilog实现任意位二进制转换BCD 一直感觉这是个很简单的问题，直到突然自己连BCD都不太清楚的时候，才发现这没有看起来那么简单，这里介绍里任意位二进制转为BCD的verilog代码，这个转换方法也可以用在C上面，此为原创，转载请注明，谢谢。

评级：5 浏览量：1867 收藏量：1 资源大小：147KB 上传时间：2020-08-10

EDA技术与应用16进制频率计实验.pdf EDA技术与应用16进制频率计实验.pdf

评级：0 浏览量：14 收藏量：0 资源大小：435KB 上传时间：2023-10-19