24进制

本专辑为您列举一些24进制方面的下载的内容,24进制计数器、24进制时间、74ls192构成24进制减法器等资源。把最新最全的24进制推荐给您,让您轻松找到相关应用信息,并提供24进制下载等功能。本站致力于为用户提供更好的下载体验，如未能找到24进制相关内容，可进行网站注册，如有最新24进制相关资源信息会推送给您。

阅读全文

24进制

: 用VHDL语言实现24进制。用VHDL语言实现24进制计数，到23清零，给出进位信号，然后从0开始计数。拥有清零功能。
评级：0 浏览量：793 收藏量：1 资源大小：1.07MB 上传时间：2021-12-27

: 应用74LS160实现24进制计数器利用2片74LS160实现24进制计数器，DMU
评级：5 浏览量：9584 收藏量：18 资源大小：367KB 上传时间：2022-05-22

: 24进制（数电实习、Quartus II软件程序代码） 24进制（数电实习、Quartus II软件程序代码）
评级：0 浏览量：1463 收藏量：1 资源大小：160KB 上传时间：2020-04-27

: Verilog自顶向下设计24进制计数器（FPGA) 使用Verilog自顶向下设计24进制计数器（例子为1Hz，可修改频率），并用数码管动态显示，已在Basys2开发板验证通过。
评级：5 浏览量：3477 收藏量：7 资源大小：228KB 上传时间：2018-04-25

: 24进制VERILOG代码 24进制VERILOG代码**************************************
评级：4 浏览量：970 收藏量：1 资源大小：501B 上传时间：2011-08-24

: proteus仿真，《数电实验》 60进制，24进制计数器，十二归一计数器使用74ls163等器件进行计数器仿真可用于数电课程作业等。已预载激励波形，点击dclock可以修改方波的周期用来调整计数的频率。
评级：0 浏览量：421 收藏量：4 资源大小：40KB 上传时间：2023-05-23

: EDA24进制实现采用verilog文本输入法和原理图法，实现24进制。可下载到硬件上实现
评级：0 浏览量：360 收藏量：1 资源大小：802KB 上传时间：2013-12-25

: 24进制 数电程序 24进制 数电程序源代码
评级：0 浏览量：115 收藏量：0 资源大小：138KB 上传时间：2014-03-11

: 60，24进制VERILOG代码 60进制VERILOG代码,*********************
评级：0 浏览量：405 收藏量：2 资源大小：568B 上传时间：2011-08-24

: 用74ls161做的24进制计数器用74ls161做的24进制计数器，可以看看，免费的，用七段数码管做的
评级：4 浏览量：14248 收藏量：48 资源大小：94KB 上传时间：2011-12-15

: 24进制.zip 24进制.zip
评级：0 浏览量：29 收藏量：0 资源大小：73KB 上传时间：2021-12-04

: 二十四进制计数器.zip 这是我们数电实验题目：使用74ls160和74ls161设计24进制计数器即：用一片 74LS160 同步十进制计数器和一片 74LS161 同步二进制计数器，连接成二十四进制的计时电路。输入信号为数字脉冲信号。
评级：0 浏览量：2702 收藏量：6 资源大小：120KB 上传时间：2020-07-03

: 同步24进制计数器FPGA设计verilog源码quartus工程文件.zip 同步24进制计数器FPGA设计verilog源码quartus工程文件 module cnt_24(ten,one,co,clk,clr); input clk; //输入时钟 input clr; //清零输入端 output co; //进位输出端 output[3:0] ten,one; //...
评级：5 浏览量：278 收藏量：3 资源大小：114KB 上传时间：2023-05-10

: 用74LS161置数法制24进制计数器-Multisim仿真用74LS161置数法制24进制计数器-Multisim仿真
评级：0 浏览量：523 收藏量：2 资源大小：145KB 上传时间：2021-12-24

: 24进制的电子钟能正常仿真24进制的转换，确实可行，可以用555芯片驱动或者方波发生器驱动
评级：0 浏览量：333 收藏量：0 资源大小：15KB 上传时间：2011-12-27

: 24进制.ms14 24进制.ms14
评级：0 浏览量：20 收藏量：0 资源大小：215KB 上传时间：2022-12-06

: 24进制/60进制计时器设计 24进制/60进制计时器设计，EDA 基于VHDL硬件描述语言设计
评级：0 浏览量：1544 收藏量：2 资源大小：293KB 上传时间：2012-04-13

: 24进制.ms10 24进制.ms10
评级：0 浏览量：30 收藏量：0 资源大小：94KB 上传时间：2022-05-15

: 24进制计数器时钟电路 24进制计数器 Proteus仿真用7.4以上版本打开
评级：5 浏览量：1486 收藏量：1 资源大小：79KB 上传时间：2010-01-06

: EDA 24进制计数器的设计.pdf EDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的设计.pdfEDA 24进制计数器的...
评级：0 浏览量：119 收藏量：0 资源大小：132KB 上传时间：2022-06-12

: EDA 24进制计数器的设计.docx EDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制计数器的设计.docxEDA 24进制...
评级：0 浏览量：82 收藏量：0 资源大小：195KB 上传时间：2022-06-12

: 同步24进制计数器FPGA设计Verilog逻辑源码Quartus工程文件.zip 同步24进制计数器FPGA设计Verilog逻辑源码Quartus工程文件， Quartus软件版本11.0, FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。 module cnt_24(ten,one,co,clk,clr); input clk; //...
评级：5 浏览量：470 收藏量：1 资源大小：136KB 上传时间：2021-08-23

: VHDL数字24进制计数器 VHDL数字24进制计数器 VHDL数字24进制计数器
评级：5 浏览量：727 收藏量：3 资源大小：44KB 上传时间：2011-05-16

: 计数器-24进制1.PDF 计数器-24进制1.PDF
评级：0 浏览量：36 收藏量：0 资源大小：14KB 上传时间：2022-08-04

: 24进制计数器这是基于VHDL语言设计的24进制计数器，通过对输入脉冲实现计数。
评级：0 浏览量：2263 收藏量：0 资源大小：1.88MB 上传时间：2014-09-13

: 简易数字钟实验报告（含12~24进制转换扩展）基于FGPA的数字模拟设计，设计要求制作一个简易数字钟，正点会鸣响报时。扩展功能要求可以12~24进制间转换。
评级：5 浏览量：1143 收藏量：6 资源大小：325KB 上传时间：2010-09-28

: 24进制计数器设计报告.doc 24进制计数器设计报告.doc
评级：0 浏览量：148 收藏量：0 资源大小：534KB 上传时间：2021-10-03

: 74LS90构成24进制计数器.pptx 电工电子与电子工艺
评级：5 浏览量：145 收藏量：1 资源大小：3.88MB 上传时间：2022-11-17

: 秒表设计外部中断 12进制 24进制切换运行正确！单片机汇编语言数字钟设计带外部中断 12 24进制切换
评级：0 浏览量：120 收藏量：1 资源大小：315KB 上传时间：2012-05-29

: 24进制计数器(基于VHDL语言) 24进制计数器(基于VHDL语言)用VHDL语言书写
评级：0 浏览量：1890 收藏量：2 资源大小：141KB 上传时间：2010-06-04

: 电路3（24进制）(0-23).ms10 电路3（24进制）(0-23).ms10
评级：0 浏览量：23 收藏量：0 资源大小：97KB 上传时间：2022-11-30

: 用74LS161清零法做24进制计时器-Multisim仿真用74LS161清零法做24进制计时器-Multisim仿真
评级：5 浏览量：372 收藏量：0 资源大小：128KB 上传时间：2021-12-24

: 数电课程设计---24进制计数.zip 数电课程设计、仿真文件、multisim、原理图
评级：0 浏览量：76 收藏量：0 资源大小：149KB 上传时间：2021-07-05

: 2021数电实验ppt译码器集成触发器数据选择器电子钟24进制设计电子钟60进制设计 2021数电实验ppt 译码器集成触发器数据选择器电子钟24进制设计电子钟60进制设计
评级：0 浏览量：120 收藏量：0 资源大小：2.17MB 上传时间：2022-03-03

: 60进制和24进制计数器基于VHDL语言编写 60进制和24进制计数器基于VHDL语言编写 60进制和24进制计数器基于VHDL语言编写
评级：5 浏览量：1129 收藏量：13 资源大小：229KB 上传时间：2010-06-04

: VHDL 24进制计数器 VHDL 24进制计数器，VHDL语言编写
评级：4 浏览量：702 收藏量：3 资源大小：929B 上传时间：2009-02-13

: 数字电路分析与故障诊断技能训练4-24进制计数器的设计与调试.pdf 数字电路分析与故障诊断技能训练4-24进制计数器的设计与调试.pdf 学习资料复习资料教学资源
评级：0 浏览量：24 收藏量：0 资源大小：132KB 上传时间：2022-07-09

: 数字电路分析与故障诊断任务4.3 24进制计数器的设计与制作教学设计.docx 数字电路分析与故障诊断任务4.3 24进制计数器的设计与制作教学设计.docx 学习资料复习资料教学资源
评级：0 浏览量：29 收藏量：0 资源大小：15KB 上传时间：2022-07-09

: 24进制计数器数码管显示用VHDl编写.zip 24进制计数器数码管显示用VHDl编写
评级：0 浏览量：683 收藏量：4 资源大小：53KB 上传时间：2019-06-20

: VHDL编写的24进制时钟用vhdl编写的24进制时钟，能数码管显示时分秒。
评级：0 浏览量：97 收藏量：1 资源大小：70KB 上传时间：2009-09-07

: 24和60进制计数器.ms14 24和60进制计数器.ms14
评级：0 浏览量：355 收藏量：1 资源大小：147KB 上传时间：2021-04-22

: eda进制换转 eda进制换转
评级：0 浏览量：105 收藏量：0 资源大小：2KB 上传时间：2016-12-15

: cnt_24gzxszh_24位计数器_vivado的cnt_ FPGA 在vivado平台上利用veilog语言实现24位计数功能
评级：5 浏览量：247 收藏量：0 资源大小：65KB 上传时间：2021-10-03

: 【数字系统/Verilog/Quartus】时分可调的LCD数字时钟显示（内含模块:LCD显示静态字符串/60、24进制计数器）... 工程实现：在LCD液晶显示屏上显示数字时钟，自动按秒计时，可由用户通过按键控制时钟暂停，并设置时、分的值。程序使用Verilog HDL语言，编译、仿真、下载工具使用Quartus II。经测试，工程可成功下载到开发板上并...
评级：0 浏览量：417 收藏量：4 资源大小：420KB 上传时间：2021-07-23

: 24进制计数器课程设计武汉理工大学 24进制计数器课程设计武汉理工大学有用得到的哦
评级：4 浏览量：461 收藏量：1 资源大小：130KB 上传时间：2010-05-26

: 模24计数器_quartusII_模24计数器_FPGAverilog_74390模24计数器_ 模24计数器的Quartus II文本输入设计及其test bench
评级：5 浏览量：6539 收藏量：3 资源大小：2KB 上传时间：2021-09-29

: 4位同步二进制加法计数器74LS161实验电路multisim源文件 4位同步二进制加法计数器74LS161实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。
评级：5 浏览量：4470 收藏量：8 资源大小：96KB 上传时间：2020-11-26

: EWB 电子时钟 60进制分（秒）记数器 24进制 时记数器 EWB 电子时钟 60进制分（秒）记数器 24进制 时记数器EWB 电子时钟 60进制分（秒）记数器 24进制 时记数器EWB 电子时钟 60进制分（秒）记数器 24进制 时记数器EWB 电子时钟 60进制分（秒）记数器 24进制 时记数器...
评级：4 浏览量：385 收藏量：4 资源大小：24KB 上传时间：2008-12-25

: C51汇编24位二进制转十进制程序 24位二进制转十进制程序已通过串口测试成功，直接调用子函数即可使用。
评级：0 浏览量：384 收藏量：2 资源大小：1KB 上传时间：2017-07-19

: 数字电子技术实验与课程设计报告.pdf 数字电子技术实验与课程设计报告.pdf数字电子技术实验与课程设计报告.pdf数字电子技术实验与课程设计报告.pdf数字电子技术实验与课程设计报告.pdf数字电子技术实验与课程设计报告.pdf数字电子技术实验与课程设计报告...
评级：5 浏览量：277 收藏量：1 资源大小：625KB 上传时间：2022-07-13

资源推荐

相关资源标签

电子时钟 60进制分（秒）记数 24进制时记数器 VHDL vhdl 24进制计数器课程设计武汉理工大学 24进制计数器(基于VHDL语言) 60进制和24进制计数器基于VHDL语言编写 24进制转换 VHDL数字24进制计数器 60，24进制代码 24进制代码 74ls161 .ewb， 24进制.ewb 秒表设计外部中断 12进制 24进制切换数电程序 FPGA eda24进制汇编进制转化 Verilog 24进制计数数码管显示 EDA课程设计 Quartus 数电实习 II软件程序代码 Multisim 数电课程设计仿真文件 multisim fpga/cpld verilog 硬件开发 fpga 同步24进制计数器计数器FPGA设计计Verilog逻辑源码 quartusII FPGAverilog 24位计数器数电实验 ppt 文档资料 multism 电工电子电子工艺 fpga开发编程语言 Verilog源码 proteus