十进制加法

十进制加法器 十进制加法器可由BCD码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。　n位BCD码行波式进位加法器的一般结构如图2.3(a)...

评级：5 浏览量：2245 收藏量：1 资源大小：49KB 上传时间：2021-02-03

十进制加法和算式显示程序 在以上十进制数加法要求的基础上，将加法算式及和在显示器上显示。 如ADDOP1中存放1234H，在ADDOP2中存放6789H，执行程序后显示器上显示： 1234+6789=8023

评级：0 浏览量：260 收藏量：0 资源大小：993B 上传时间：2018-01-06

同步十进制加法计数器(JK).ms7 本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.

评级：0 浏览量：3157 收藏量：4 资源大小：166KB 上传时间：2019-11-12

异步十进制加法计数器(上升沿触发)(D)(设计方案1).zip 本电路实现了异步十进制加法计数器的功能. 该设计思路用观察时序图的方式求出时钟方程, 再根据时钟取值修改状态表, 之后再求出状态激励方程(D触发器).

评级：5 浏览量：1725 收藏量：2 资源大小：15KB 上传时间：2019-11-14

汇编 十进制加法 就是汇编作业，十进制十位内的加法运算的源代码。

评级：0 浏览量：180 收藏量：0 资源大小：1020B 上传时间：2013-12-11

十进制加法器的设计 EDA课程设计，设计了一个十进制加法器，内容包括加法器的原理，电路原理图以及仿真结果图

评级：0 浏览量：2665 收藏量：8 资源大小：135KB 上传时间：2013-07-24

两位十进制加法计算multisim仿真源文件 1.输入的两位十进制数为8421码形式，输入范围为00~99 2.要求采用数码管显示求和结果 3.具有输入和结果清零功能 4.采用触发按键 5.当输入非8421码时，具有报警功能，即拒绝伪码能力 6.进制使用74LS83或74HC83等74xx83...

评级：5 浏览量：880 收藏量：9 资源大小：991KB 上传时间：2022-05-30

二十进制加法、乘法表 二十进制的加法、乘法表，使用xlsx表格的方式保存，方便查看，有需要可以下载

评级：0 浏览量：136 收藏量：0 资源大小：15KB 上传时间：2018-05-27

单片机课程设计十进制加法计算器设计说明.doc 单片机课程设计十进制加法计算器设计说明.doc

评级：0 浏览量：106 收藏量：0 资源大小：463KB 上传时间：2021-09-15

VHDL 十进制加法器 带进位的十进制加法器，VHDL语言编写，可直接应用，可进行仿真。

评级：3 浏览量：1033 收藏量：5 资源大小：509B 上传时间：2008-09-11

异步十进制加法计数器(上升沿触发)(D)(设计方案2).zip 本电路对于时钟方程的选择与之前不同, 但最终都实现了十进制加法计数的功能. 建议读者对比这两种设计思路进行分析, 以掌握更灵活的设计方法.

评级：0 浏览量：696 收藏量：1 资源大小：26KB 上传时间：2019-11-14

八位二进制加法器Verilog语言 初学者，文件过程：先设计一位的加法计数，再一个个进位达成八位二进制加法，若要改成十进制的只需要修改加法部分语言将二进制改成十进制即可

评级：4 浏览量：5352 收藏量：6 资源大小：89KB 上传时间：2021-09-25

同步十进制加法计数器(D).ms7 本电路实现了同步十进制加法计数器的功能: 电路能准确地按照十进制加法计数的规律进行计数. 读者应深刻理解本例的分析和设计过程, 以为日后设计更为复杂的同步时序逻辑电路打下基础.

评级：0 浏览量：879 收藏量：2 资源大小：258KB 上传时间：2019-11-12

十进制加法计数器.pdf 十进制加法计数器.pdf

评级：0 浏览量：53 收藏量：0 资源大小：648KB 上传时间：2023-05-21

cnt.rar_十进制 计数器_同步 十进制 加法 计数 带有异步复位和同步时钟的十进制加法计数器

评级：0 浏览量：109 收藏量：1 资源大小：1KB 上传时间：2022-09-20

同步十进制计数器原理图+Proteus仿真 同步十进制计数器原理图+Proteus仿真

评级：5 浏览量：1648 收藏量：7 资源大小：6KB 上传时间：2022-07-04

实验5 十进制加法计数器设计.docx 实验5 十进制加法计数器设计.docx实验5 十进制加法计数器设计.docx实验5 十进制加法计数器设计.docx实验5 十进制加法计数器设计.docx实验5 十进制加法计数器设计.docx实验5 十进制加法计数器设计.docx实验5 十进制...

评级：0 浏览量：150 收藏量：0 资源大小：150KB 上传时间：2022-06-14

十进制加法计数器.ms12 十进制加法计数器.ms12

评级：0 浏览量：22 收藏量：0 资源大小：159KB 上传时间：2023-06-02

汇编语言十进制加法 十进制的轻松汇编QASM文件，本代码特供于加法，若需减法请联系作者

评级：0 浏览量：1073 收藏量：3 资源大小：3KB 上传时间：2018-08-23

EDA实验报告 异步清除十进制加法计数器的设计 异步清除是指复位信号有效时，直接将计数器的状态清零。在本设计中，复位信号为clr，低电平有效；时钟信号时clk，上升沿是有效边沿。在clr清除信号无效的的前提下，当clk的上升沿到来时，如果计数器原态是9（“1001...

评级：4 浏览量：1822 收藏量：10 资源大小：102KB 上传时间：2011-05-19

vhdl实验二（异步触发十进制加法计数器） vhdl实验二（异步触发十进制加法计数器），有源程序，仿真图，eda2000连接图。

评级：5 浏览量：1571 收藏量：9 资源大小：307KB 上传时间：2008-10-25

同步六十进制加法计数器.zip 本电路用同步十进制加法计数电路和同步六进制加法计数器电路的有机组合, 实现了六十进制加法计数器的功能. 通过该例子的设计, 可对同步N进制加法计数器输出Y的设定有进一步的认识.

评级：0 浏览量：653 收藏量：1 资源大小：64KB 上传时间：2019-11-12

数电课设十进制加法 数字逻辑电路课程设计，完成十进制加法的运算，熟悉数字逻辑电路逻辑结构

评级：0 浏览量：309 收藏量：0 资源大小：30KB 上传时间：2013-05-11

十进制加法运算 汇编程序 用汇编实现十进制加法运算，从键盘输入两个一位十进制数相加并输出结果。

评级：5 浏览量：850 收藏量：5 资源大小：2KB 上传时间：2011-05-06

十进制加法计数器.doc 十进制加法计数器.doc

评级：0 浏览量：54 收藏量：0 资源大小：277KB 上传时间：2021-09-28

EDA.zip_EDA同步计数器_eda异步_十进制加法计数器 带有异步复位和同步加载功能的十进制加法计数器，包括仿真，带有仿真截图等

评级：5 浏览量：399 收藏量：3 资源大小：27.64MB 上传时间：2022-09-21

在MAX+PLUS II中，使用图形编辑器设计一个3位的十进制加法计数器，使用VHDL语言设计一个D触发器 1.在图形编辑器中设计一个3位的十进制加法计数器，以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真，...

评级：5 浏览量：573 收藏量：8 资源大小：164KB 上传时间：2010-07-05

微机实验2多精度十进制加法程序设计公开课获奖课件.pptx 微机实验2多精度十进制加法程序设计公开课获奖课件.pptx

评级：0 浏览量：32 收藏量：0 资源大小：47KB 上传时间：2022-11-13

1位十进制加法器的层次化实现【verilog代码】 1位十进制加法器的层次化实现【verilog代码】

评级：0 浏览量：118 收藏量：0 资源大小：2KB 上传时间：2023-03-18

十进制加法计数器 (3).pdf 十进制加法计数器 (3).pdf十进制加法计数器 (3).pdf

评级：0 浏览量：47 收藏量：0 资源大小：422KB 上传时间：2022-10-30

vhdl入门程序——十进制加法 本程序适合刚入门VHDL的初级学习者，程序经过测试，有波形仿真文件

评级：0 浏览量：342 收藏量：1 资源大小：1.65MB 上传时间：2009-08-07

单片机课程设计十进制加法计算器设计.doc 单片机课程设计十进制加法计算器设计.doc

评级：0 浏览量：24 收藏量：0 资源大小：504KB 上传时间：2023-07-07

利用键盘控制点阵进行十进制加法计算显示.pdf 利用键盘控制点阵进行十进制加法计算显示.pdf利用键盘控制点阵进行十进制加法计算显示.pdf利用键盘控制点阵进行十进制加法计算显示.pdf利用键盘控制点阵进行十进制加法计算显示.pdf利用键盘控制点阵进行十进制加法...

评级：0 浏览量：46 收藏量：0 资源大小：1.16MB 上传时间：2022-05-17

完整word版-单片机课程设计十进制加法计算器设计.doc 完整word版-单片机课程设计十进制加法计算器设计.doc

评级：0 浏览量：25 收藏量：0 资源大小：476KB 上传时间：2022-11-13

单片机课程设计十进制加法计算器设计-学位论文.doc 单片机课程设计十进制加法计算器设计-学位论文.doc

评级：0 浏览量：24 收藏量：0 资源大小：595KB 上传时间：2023-07-10

课程设计-十进制加法计算器设计.doc 课程设计-十进制加法计算器设计.doc

评级：0 浏览量：57 收藏量：0 资源大小：156KB 上传时间：2021-09-26

同步10进制加法计数器实验电路multisim源文件 同步10进制加法计数器实验电路multisim源文件，multisim10及以上版本可以正常打开仿真，是教材上的电路，可以直接仿真，方便大家学习。

评级：5 浏览量：2693 收藏量：5 资源大小：103KB 上传时间：2020-11-26

基于并行前缀结构的十进制加法器设计.pdf 基于并行前缀结构的十进制加法器设计.pdf

评级：0 浏览量：33 收藏量：0 资源大小：1.8MB 上传时间：2022-11-09

多字节十进制加法PPT学习教案.pptx 多字节十进制加法PPT学习教案.pptx

评级：5 浏览量：62 收藏量：0 资源大小：115KB 上传时间：2021-10-05

单片机课程设计十进制加法计算器设计.pdf 单片机课程设计十进制加法计算器设计.pdf

评级：0 浏览量：21 收藏量：0 资源大小：731KB 上传时间：2021-09-29

60进制加法计数器.zip 2）实现该电路的一种设计使用了2片74HC192、1片74HC00、1片CD4050，用555芯片设计电路产生周期1秒的TTL电平的方波作为电路的驱动时钟，用2片CD4511设计实现显示部分，用“八位逻辑电平输出”的一个开关控制将七段...

评级：0 浏览量：1284 收藏量：3 资源大小：227KB 上传时间：2020-08-05

quartus18.0编译仿真的十进制计数器 利用quartus18.0软件编译仿真的十进制计数器，含测试文件，供学习电子设计自动化（eda）的新人参考

评级：5 浏览量：3459 收藏量：5 资源大小：304KB 上传时间：2020-03-31

vhdl通用十进制加法器[归纳].pdf vhdl通用十进制加法器[归纳].pdf

评级：0 浏览量：100 收藏量：0 资源大小：611KB 上传时间：2021-10-12

十进制加法器余码PPT学习教案.pptx 十进制加法器余码PPT学习教案.pptx

评级：0 浏览量：55 收藏量：0 资源大小：99KB 上传时间：2021-10-02