没有合适的资源?快使用搜索试试~
我知道了~
文库首页
硬件开发
嵌入式
1位十进制加法器的层次化实现【verilog代码】
1位十进制加法器的层次化实现【verilog代码】
十进制加法器
verilog
需积分: 0
4 下载量
58 浏览量
2023-03-18
04:36:47
上传
评论
收藏
2KB
V
举报
温馨提示
立即下载
1位十进制加法器的层次化实现【verilog代码】
资源推荐
资源评论
超前进位加法器verilog代码
浏览:69
4bit超前进位加法器(CLA)源代码,用组合逻辑实现
Verilog实现的十进制加减乘除(初学者)
浏览:39
实现的简单的Verilog进行十进制加减乘除,适合初学者。
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器
浏览:195
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器,压缩包里有vwf时序波形和最简单的testbench测试代码
十进制频率计FPGA程序,verilog代码
浏览:184
4星 · 用户满意度95%
十进制频率计FPGA程序,verilog代码,比赛时使用没有问题,通过测试
Verilog实现32位加法器(内含设计代码和测试代码)
浏览:72
本项目实现的是32位加法器,实现思路为连接4个8位加法器,已通过vivado Simulation。 使用语言:Verilog 使用软件:vivado 本项目包含: 1、vivado项目文件adder_32.xpr 2、readme.txt 3、vivado自动生成的文档(含设计代码和测试代码)
verilog 加法器减法器代码
浏览:76
最近做项目用到的,真实可用
verilog实现的大位宽加法器及仿真代码
浏览:151
使用verilog多拍实现大位宽加法器,优化时序
spi.zip_spi verilog_spi 实现_spi verilog_spi的verilog代码_verilog s
浏览:4
SPI的Verilog实现,好用的代码。
二进制转换成十进制BCD码的verilog实现方法
浏览:56
1、二进制转换成十进制BCD码的verilog实现方法 2、包含testbench等测试代码
二进制转换成十进制 BCD码的verilog实现方法
浏览:71
1、二进制转换成十进制 BCD码的verilog实现方法 2、包含testbench等测试代码
Verilog动态数码管显示十进制
浏览:126
Verilog 二进制转换十进制动态数码管显示,如8个SW开关输入7FH,四个数码管依次显示127。
二进制转换为十进制(Verilog代码)
浏览:85
适用于将二进制数转换为十进制,A为十进制,B为二进制。{A,B}每次左移一位,判断A的每四位是否>4,若大于四则+3,否则保持不变;B为多少位二进制数则左移多少次。最终A是B转换成十进制的数。代码为32位二进制数转换为十进制数。
verilog 16进制转10进制bcd码
浏览:18
5星 · 资源好评率100%
将verilog16进制的数通过算法转化成bcd码,用于数码管显示。
verilog实现的基于流水线的128位加法器
浏览:178
4星 · 用户满意度95%
用verilog实现的基于流水线的128位加法器。
verilog在FPGA上实现超前进位加法器
浏览:96
3星 · 编辑精心推荐
用verilog在FPGA上实现超前进位加法器。
8位串行加法器的实现代码
浏览:11
4星 · 用户满意度95%
实验报告上的实验题,思考了好久,终于想出来了。 和大家一起分享。
verilog实现2级流水线结构的16位加法器
浏览:97
由于在网上和书上看到的流水线结构全是基于阻塞赋值的,结果输出是正确的(大部分时间),但是存在亚稳态的情况,
关于十六进制转十进制的代码实现
浏览:80
该代码实现十六进制数转成十进制数,并在屏幕上显示,是王爽老师汇编语言中实验的进一步扩展。如需详细编写过程请留言,请指教!
16位超前进位加法器的verilog实现.docx
浏览:82
16位超前进位加法器的verilog实现.docx
16位超前进位加法器的verilog实现.doc
浏览:73
16位超前进位加法器的verilog实现.doc
32位加法器 verilog代码
浏览:55
3星 · 编辑精心推荐
32位加法器 verilog代码 其中还包含全加器、四位加法器的代码
verilog-32位浮点加法器程序及代码解释.zip_32位加法器_verilog hdl_verilog浮点_浮点_;加法器
浏览:41
5星 · 资源好评率100%
verilog-32位浮点加法器程序及代码解释
4位加法器代码VHDL实现
浏览:93
4位 全加器 代码 VHDL 实现 全部文件
十进制转N进制C语言实现代码
浏览:64
3星 · 编辑精心推荐
使用C语言实现十进制转N进制的简单小程序源码,其中N可任意指定
FPGA实现四位加法器代码
浏览:78
用FPGA实现四位加法器,代码正确,无需改动
STM32CubeMx6.4.0版本+JRE安装包
浏览:167
5星 · 资源好评率100%
STM32CubeMx6.4.0版本+JRE安装包
KEIL5 常用stm32芯片包下载
浏览:47
5星 · 资源好评率100%
Keil.STM32F0xx_DFP.1.0.0.pack keil.stm32f1xx_dfp.1.0.2.pack keil.stm32f2xx_dfp.1.0.4.pack Keil.STM32F3xx_DFP.1.0.0.pack keil.stm32f4xx_dfp.1.0.5.pack Keil.STM32L1xx_DFP.1.0.0.pack Keil.STM32L4xx_DFP.2
第十五届蓝桥杯嵌入式组省赛完整工程
浏览:16
该工程代码实现了第十五届蓝桥杯嵌入式组程序设计题目要求。
ser2pl64.sys是电脑重要系统文件,主要用于串口转USB,描述:USB-to-Serial Cable Driver
浏览:99
ser2pl64.sys是电脑重要系统文件,字面意思就是64位的串口Pl驱动系统配置文件,如果你的电脑安装PL2303等问题弹出”非旺玖原装的PL2303,请联系您的供货商“或者出现提示信息”ser2pl64.sys丢失“或者“ser2pl64.sys损坏”等错误弹窗信息提示,将会导致电脑出现蓝屏,甚至其他一些未知的问题,影响电脑的正常使用,若要解决这问题,需要重新下载一个ser2pl64.sys
CubeMX,6.11版本
浏览:38
CubeMX,6.11版本
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
可可萝
粉丝: 15
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
test.exe
Screenshot_20240428-160940.png
VBlog 是一款基于最新技术开发的多人在线、简洁的博客系统
基于微信小程序实现的 电影日历app 源码下载
登录页面.sln
dbeaver-ce-23.1.3-x86-64-setup
《美国对全球网络空间安全与发展的威胁和破坏》中文版
计算机作业参考 基于微信小程序实现的 电商小程序app 源码下载
DS_2024.xlsx
实训作业基于javaweb的订单管理系统源码+数据库+实训报告(95分以上).zip
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功