没有合适的资源?快使用搜索试试~
我知道了~
文库首页
课程资源
嵌入式
VHDL 十进制加法器
VHDL 十进制加法器
十进制加法器
3星
· 超过75%的资源
需积分: 45
69 下载量
36 浏览量
2008-09-11
19:18:36
上传
评论
5
收藏
509B
VHD
举报
温馨提示
立即下载
带进位的十进制加法器,VHDL语言编写,可直接应用,可进行仿真。
资源推荐
资源评论
VHDL十进制
浏览:166
用于eda实验课设计,vhdl语言设计,有进位输出
加法器VHDL
浏览:38
数字路基电路设计实验VHDL 实现的串行加法器 并行加法器
vhdl入门程序——十进制加法
浏览:47
本程序适合刚入门VHDL的初级学习者,程序经过测试,有波形仿真文件
10为加法器的VHDL实现
浏览:121
10为加法器的VHDL实现,带使能端,异步清零
10进制加法器的设计
浏览:88
EDA课程中关于10进制加法器的VHDL语言设计学习,,比较简陋,
VHDL 四位十进制计数器(9999)
浏览:15
5星 · 资源好评率100%
VHDL 语言 实现0000-9999的 计数,可控制 暂停|继续, 手动清零的 功能,,可实现已设定值,若计数 大于等于 设定值时 实现 LED灯 点亮的 功能
基于VHDL4位加法器的设计
浏览:190
基于VHDL4位加法器的设计
vhdl实验二(异步触发十进制加法计数器)
浏览:93
5星 · 资源好评率100%
vhdl实验二(异步触发十进制加法计数器),有源程序,仿真图,eda2000连接图。
十进制加法器的设计
浏览:17
EDA课程设计,设计了一个十进制加法器,内容包括加法器的原理,电路原理图以及仿真结果图
FPGA -10进制计数vhdl语言程序
浏览:40
FPGA -10进制计数vhdl语言程序,可用原理图法拓展为n位,已通过q2综合,可直接使用,基于cylcone
VHDL加法器
浏览:40
由VHDL语言编写的代码,有逐级进位和超前进位加法器的对比,有仿真波形(xilinx);
十进制加法器
浏览:103
5星 · 资源好评率100%
十进制加法器可由BCD码(二-十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 n位BCD码行波式进位加法器的一般结构如图2.3(a)所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图2.3(b)。图2.3 十进制加法器 在十
十进制计算器VHDL
浏览:11
5星 · 资源好评率100%
可以进行十进制的加、减、乘法。实现简单的计算
基于VHDL的加法器的设计
浏览:152
次设计为基于VHDL的加法器的设计,网页上总之有太多的
在MAX+PLUS II中,使用图形编辑器设计一个3位的十进制加法计数器,使用VHDL语言设计一个D触发器
浏览:11
5星 · 资源好评率100%
1.在图形编辑器中设计一个3位的十进制加法计数器,以xxxcnt3.gdf命名保存(‘xxx’为您的姓名拼音首字母)。器件设定为EPM7128LC84-6。要求能够从0计数到999。从999归零时产生一个高电平的报警信号。进行波形仿真,验证功能正确。分析此电路的最高计数频率。 2.修改这个计数器的归零值,使其计数到119就归零,增加异步清零功能,加法计数/减法计数控制功能。 3.在文本编辑器中使
vhdl通用十进制加法器[归纳].pdf
浏览:65
vhdl通用十进制加法器[归纳].pdf
VHDL 实验三 含异步清零和同步使能的加法计数器
浏览:27
这是十进制计数器,当设计文件加载到目标器件后,将数字信号源的时钟 选择为 1HZ,使拨动开关 K1 置为高电平(使拨动开关向上),四位 LED 会按照实验 原理中依次被点亮,当加法器加到 9 时,LED12(进位信号)被点亮。当复位键(按 键开关的 S1 键)按下后,计数被清零。如果拨动开关 K1 置为低电平(拨动开关向 下)则加法器不工作。
VHDL 进制转换与BCD码加法
浏览:55
PartI:将二进制数转换十进制数 PartII: 完成2位BCD码加法运算 附VHDL代码和实验报告,可下载到DE2板上运行
vhdl二进制转十进制BCD码加法
浏览:192
5星 · 资源好评率100%
实现8421BCD码加法和二进制与十进制之间的相互转换功能 完成将6位二进制数值转换成2位BCD形式十进制数的功能 完成2位BCD码加法运算
VHDL语言编写4位加法器
浏览:42
5星 · 资源好评率100%
VHDL设计的一个4位二进制加法器,实现两个4位二进制数相加
VHDL :一位全加器的实现
浏览:13
VHDL :一位全加器的实现. 代码已经通过本人测试,结果正确。
十进制加减法器数字电路课程设计
浏览:107
4星 · 用户满意度95%
数字电路十进制加减法器课程设计 74LS283或者4008, 4个异或门(一片74LS86)(减法);74LS08,3输入或门(加法)
同步10进制加法计数器实验电路multisim源文件
浏览:137
5星 · 资源好评率100%
同步10进制加法计数器实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
二-十进制译码器74LS42实验电路multisim源文件
浏览:112
5星 · 资源好评率100%
二-十进制译码器74LS42实验电路multisim源文件,multisim10及以上版本可以正常打开仿真,是教材上的电路,可以直接仿真,方便大家学习。
由VHDL编写的加法器代码
浏览:28
4星 · 用户满意度95%
由VHDL编写的加法器代码实例。 由VHDL编写的加法器代码实例。 由VHDL编写的加法器代码实例。
十进制计数器VHDL
浏览:90
通过VHDL,实现10位带使能计数器。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT(CLK_IN: IN STD_LOGIC; COUT228 : OUT STD_LOGIC); --计数进位输出 END CNT
VHDL加法器,全加器
浏览:64
VHDL加法器,需要的拿去,全加,书上手打过来的,很辛苦,需要的顶一下吧
八位加法器基于VHDL
浏览:20
5星 · 资源好评率100%
八位加法器基于VHDL语言书写 八位加法器基于VHDL语言书写
层次化4位加法器设计 VHDL
浏览:21
层次化4位加法器设计的报告适合学习EDA和VHDL的同学
评论
收藏
内容反馈
立即下载
资源评论
资源反馈
评论星级较低,若资源使用遇到问题可联系上传者,3个工作日内问题未解决可申请退款~
联系上传者
评论
u011122448
2015-05-17
只有一段代码,没有什么注释,质量不太好。
u010980545
2013-11-16
没有什么实际用处
普通网友
2013-05-15
也太差了吧啊
computerspecial
2012-06-20
只有一段代码,没有任何解释的部分。
hnu_tianming
粉丝: 0
资源:
1
私信
上传资源 快速赚钱
我的内容管理
展开
我的资源
快来上传第一个资源
我的收益
登录查看自己的收益
我的积分
登录查看自己的积分
我的C币
登录后查看C币余额
我的收藏
我的下载
下载帮助
前往需求广场,查看用户热搜
最新资源
C语言文件读写操作.docx
锂离子电池荷电状态估计 - 基于深度学习和粒子群优化卡尔曼滤波的锂离子电池荷电状态估计
LegendWorriar
LearnOpenGL(十五)之深度测试
android-studio-2023.3.1.18-linux.zip.001
android-studio-2023.3.1.18-linux.zip.002
11111111111111111111111
5V3M加湿器整套原理图
医学图像分割数据集:结肠癌(colon)切片分割【包含3个切面划分好的数据集(2类别)、标签文件、可视化代码】
基于QT的局域网聊天室
资源上传下载、课程学习等过程中有任何疑问或建议,欢迎提出宝贵意见哦~我们会及时处理!
点击此处反馈
安全验证
文档复制为VIP权益,开通VIP直接复制
信息提交成功