SSTL

本专辑为您列举一些SSTL方面的下载的内容,sstl电平、实施条例释义对特定行业业绩、十四条令php初学者头疼问题大总结等资源。把最新最全的SSTL推荐给您,让您轻松找到相关应用信息,并提供SSTL下载等功能。本站致力于为用户提供更好的下载体验，如未能找到SSTL相关内容，可进行网站注册，如有最新SSTL相关资源信息会推送给您。

阅读全文

SSTL

: JESD8-15A_SSTL_1V8.pdf SSTL的电平标准
评级：0 浏览量：352 收藏量：0 资源大小：1021KB 上传时间：2021-05-20

: 如何读懂sSTL程序PPT教案.pptx 如何读懂sSTL程序PPT教案.pptx
评级：0 浏览量：26 收藏量：0 资源大小：244KB 上传时间：2021-10-04

: SSTL_DISPLAY_T.rar_STL拓扑_matlab stl_matlab stl点_stl matlab_stl显示 STL文件读取程序（Matlab）：可以将ASCII格式的的STL文件中的数据点信息及网格拓扑信息读出，并显示在屏幕上
评级：0 浏览量：38 收藏量：0 资源大小：101KB 上传时间：2022-09-24

: LVTTL LVCMOS电平标准介绍了LVTTL LVCMOS电平标准,对LVTTL LVCMOS电平认识不清楚的推荐。
评级：0 浏览量：3386 收藏量：0 资源大小：331KB 上传时间：2018-06-02

: 差分时钟接口详解，LVDS,LVPECL,HCSL,CML 差分时钟接口详解，包括LVDS,LVPECL,HCSL,CML等接口类型
评级：5 浏览量：9947 收藏量：16 资源大小：675KB 上传时间：2018-07-15

: 基于FPGA的DDR3内存控制器的设计.pdf 基于FPGA的DDR3内存控制器的设计.pdf
评级：5 浏览量：319 收藏量：1 资源大小：339KB 上传时间：2021-07-13

: TTL、CMOS、LVTTL、LVCMOS都是神马 TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V，不论是3.3V还是5V的TTL都一样的；CMOS的VIH/VIL一般是70%VCC/30%VCC，VOH/VOL一般是80% VCC/20%VCC，所以不同的电平不能互推！另外CMOS的速度比较快，...
评级：0 浏览量：2740 收藏量：0 资源大小：43KB 上传时间：2020-08-03

: 全国大学生信息安全竞赛决赛web4，SSTI+TensorFlow模型.zip 全国大学生信息安全竞赛决赛web4，SSTI+TensorFlow模型.zip 全国大学生信息安全竞赛决赛web4，SSTI+TensorFlow模型.zip 全国大学生信息安全竞赛决赛web4，SSTI+TensorFlow模型.zip 全国大学生信息安全竞赛决赛web...
评级：0 浏览量：64 收藏量：1 资源大小：816KB 上传时间：2023-08-20

: c++stl使用例子大全 c++stl
评级：0 浏览量：93 收藏量：1 资源大小：1.02MB 上传时间：2014-11-07

: SitJar:SitJar库是一个Java类的集合，这些类对开发原型软件很有用坐骑SitJar库是Java类的集合，事实证明对开发原型软件很有用。它包含java sdk中缺少的类以及一些便利工具和帮助程序类。整个图书馆正在不断... 适用于所有类型的字节I / O（等效于StringBuilder的字节） sit.sstl.H
评级：0 浏览量：66 收藏量：0 资源大小：1.83MB 上传时间：2021-05-21

: LVDS通用的两个标准 LVDS（Low Voltage Differential Signaling）是一种低电压摆幅的差分信号技术，LVDS是目前高速数字信号传输的国际通用接口标准，国际上有两个工业标准定义了LVDS：ANSI/TIA/EIA -644(1995年11月通过)和IEEE 1596.3...
评级：2 浏览量：1926 收藏量：4 资源大小：882KB 上传时间：2010-07-03

: CoolRunner-II器件的手动完成方式　(1)只有在XC2Cl28以上的器件中才提供SSTL2-1、SSTL3-1和HSTL-1接口标准，这些标准需要提供参考电源。而且在这些器件中将所有的输入/输出引脚按块(Bank)来划分，每一个块中不允许多个标准共存。　(2)在布局rREF时，...
评级：0 浏览量：43 收藏量：0 资源大小：38KB 上传时间：2021-01-19

: matlab分时代码-jsstl-examples:jsstl-示例这些模式根据SSTL中的空间和时空特性进行形式化。阿兰·图灵（Alan Turing）指出，模式形成是涉及不同化学物种的React和扩散现象耦合的结果，并且可以通过一组PDEReact扩散方程来描述，每个方程对一个物种。并且在...
评级：0 浏览量：68 收藏量：0 资源大小：130.57MB 上传时间：2021-05-21

: EDA/PLD中的CoolRunner-II器件的手动完成方式　(1)只有在XC2Cl28以上的器件中才提供SSTL2-1、SSTL3-1和HSTL-1接口标准，这些标准需要提供参考电源。而且在这些器件中将所有的输入/输出引脚按块(Bank)来划分，每一个块中不允许多个标准共存。　(2)在布局rREF时，...
评级：0 浏览量：71 收藏量：0 资源大小：39KB 上传时间：2020-11-17

: CoolRunner-II器件的输入/输出模块输入／输出模块(I/O Block)用于...任何一个输入/输出引脚都可以被配置成参考电源(VREF)输入引脚，以便适应SSTL2-1、SSTL3-1和HSTL-1接口标准（XC2C128以上器件）。作为参考电源的引脚可以由软件自动配置，也可以采用手
评级：0 浏览量：86 收藏量：0 资源大小：243KB 上传时间：2021-01-19

: EDA/PLD中的CoolRunner-II器件的输入/输出模块输入／输出模块(I/O Block)用于...任何一个输入/输出引脚都可以被配置成参考电源(VREF)输入引脚，以便适应SSTL2-1、SSTL3-1和HSTL-1接口标准（XC2C128以上器件）。作为参考电源的引脚可以由软件自动配置，也可以采用手
评级：0 浏览量：114 收藏量：0 资源大小：192KB 上传时间：2020-11-17

: 可编程输入／输出逻辑块（IOB） IOB模块用于提供FPGA内部逻辑与器件封装引脚...　(1) 单端接口： LVTTL、LVCM0S33、LVCM0S25、LVCMOS18、 SSTL3-I/ II、PCI、SSTL2-I /II、 SSTL1S-I/II、 HSTL-I/III、 GTL和GTL＋等。　(2) 差分接口：LVDS、Bus L
评级：0 浏览量：347 收藏量：0 资源大小：237KB 上传时间：2021-01-19

: EDA/PLD中的可编程输入／输出逻辑块（IOB） IOB模块用于提供FPGA内部逻辑与器件封装引脚...　(1) 单端接口： LVTTL、LVCM0S33、LVCM0S25、LVCMOS18、 SSTL3-I/ II、PCI、SSTL2-I /II、 SSTL1S-I/II、 HSTL-I/III、 GTL和GTL＋等。　(2) 差分接口：LVDS、Bus L
评级：0 浏览量：225 收藏量：0 资源大小：176KB 上传时间：2020-11-17

: 总结一些常用的电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL：...
评级：0 浏览量：956 收藏量：1 资源大小：33KB 上传时间：2020-07-14

: 简析一些常用的电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。TTL：...
评级：0 浏览量：434 收藏量：0 资源大小：33KB 上传时间：2020-07-13

: TI推出25位可配置寄存缓冲器SN74SSTUB32864 所有输出均针对边缘控制电路进行了优化，可满足无端接DIMM负载的要求，并符合SSTL_18规范。　SN74SSTUB32864 利用1个差分时钟（CLK与CLK）工作，并将在CLK上升与下降的相交时进行数据寄存。　C0 输入控制从...
评级：0 浏览量：66 收藏量：0 资源大小：59KB 上传时间：2020-11-30

: NT5CB64M16GP-EK.pdf 南亚DDR3资料 NT5CB64M16GP-EK  JEDEC DDR3 Compliant - 8n Prefetch Architecture - Differential Clock(CK/) and Data Strobe(DQS/) ...- SSTL_1354 for DDR3L:VDD/VDDQ=1.35V(-0.067/+0.1V)
评级：0 浏览量：1190 收藏量：0 资源大小：6.71MB 上传时间：2019-10-15

: FPGA上同步开关噪声的分析概述　随着半导体技术的快速发展，近年来FPGA的器件容量和输入输出的管脚数量都极大的增加了，例如STratixIV器件，的一款...设置中，FPGA器件的输入输出的电平标准配置为SSTL18 ClassII。多个在同一时刻不断翻转的输
评级：0 浏览量：61 收藏量：0 资源大小：33KB 上传时间：2021-01-19

: 一些电平标准(包括一些高速电平) 下面总结一下各电平标准，和新手以及有需要的人共享一下,现在常用的电平标准有 TTL、CMOS、LVTTL,LVCMOS、ECL、PECL、LVPECL、RS232、RS485 等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等.
评级：0 浏览量：169 收藏量：0 资源大小：255KB 上传时间：2010-01-05

: EDA/PLD中的FPGA上同步开关噪声的分析概述　随着半导体技术的快速发展，近年来FPGA的器件容量和输入输出的管脚数量都极大的增加了，例如StratixIV器件，最大的一款...设置中，FPGA器件的输入输出的电平标准配置为SSTL18 ClassII。多个在同一时刻不断翻转
评级：0 浏览量：87 收藏量：0 资源大小：34KB 上传时间：2020-11-08

: 思旺电子推出新款大电流高速BUS用终端稳压芯片　SE9174C是一颗应用简单的高速线性终端稳压IC，遵照JEDEC SSTL_2, SSTL _18为高速DDR总线产生稳定的终端电压，同时也满足HSTL, SCSI-2 and SCSI-3 等特定接口的应用，可通过外部的两个分压电阻跟随1/2VDDQ产生所需...
评级：0 浏览量：86 收藏量：0 资源大小：39KB 上传时间：2020-11-25

: 1Gb (64M x 16) DDRIII SDRAM C Die Datasheet 符合JEDEC DDR3标准 8n预取架构 差分时钟（CK，/ CK）和数据探测（DQS， / DQS） ...DDR3的SSTL_15：VDD / VDDQ = 1.5V（±0.075V） DDR3L的SSTL_1354：VDD / VDDQ = 1.35V（ - 0.067/ +0.1V）
评级：0 浏览量：264 收藏量：1 资源大小：6.3MB 上传时间：2019-04-12

: 嵌入式系统/ARM技术中的DDR SDRAM在嵌入式系统中的应用方案引言　很多嵌入式系统，特别是应用于图像处理与高速数据采集等场合的嵌入式系统，都需要高速缓存大量的数据。...而且，现在很多的FPGAs都提供了针对DDR SDRAM的接口特性：其输入输出引脚都与SSTL一
评级：0 浏览量：168 收藏量：0 资源大小：91KB 上传时间：2020-12-13

: 嵌入式系统/ARM技术中的DDR SDRAM在嵌入式系统中的应用引言　很多嵌入式系统，特别是应用于图像处理与高速数据采集等场合的嵌入式系统，都需要高速缓存大量的数据。...而且，现在很多的FPGAs都提供了针对DDR SDRAM的接口特性：其输入输出引脚都与SSTL一
评级：0 浏览量：166 收藏量：0 资源大小：101KB 上传时间：2020-12-10

: MT46V32M16中文资 DOUBLE DATA RATE(DDR) SDRAM VDD = +2.5V ±0.2V, VDDQ = +2.5V ±0.2V • Bidirectional data strobe (DQS) transmitted/ received with data, i.e., source-synchronous data ...• 2.5V I/O (SSTL_2 compatible)
评级：0 浏览量：519 收藏量：0 资源大小：2.47MB 上传时间：2019-05-10

: 常用电平标准常用电平标准的讨论(TTL_ECL_PECL_LVDS_CMOS_CML_GTL_HSTL_SSTL)
评级：0 浏览量：149 收藏量：0 资源大小：141KB 上传时间：2012-08-15

: 思旺电子推2A的大电流高速BUS用终端稳压IC 　SE9174C是一颗应用简单的高速线性终端稳压IC，遵照JEDECSSTL_2,SSTL_18为高速DDR总线产生稳定的终端电压，同时也满足HSTL,SCSI-2andSCSI-3等特定接口的应用，可通过外部的两个分压电阻跟随1/2VDDQ产生所需的终端...
评级：0 浏览量：55 收藏量：0 资源大小：39KB 上传时间：2020-11-24

: buuojweb刷题wp详解及知识整理—-【护网杯】easy_tornado（模板注入+md5）服务端模板注入也是一种注入攻击（简称为SSTL）这又涉及到了本人的知识盲区借这个题学习补充一下知识自己走过的路加wp辅助信息收集加思路推理点击一下/welcome.txt 回显 render 而且url处有异常同理测试其他...
评级：0 浏览量：649 收藏量：0 资源大小：295KB 上传时间：2021-01-20

: 一些常用的电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。　...
评级：0 浏览量：455 收藏量：0 资源大小：32KB 上传时间：2021-01-20

: Cyclone IV器件Handbook手册全集 Section I. Device Core Chapter 1. Cyclone IV FPGA Device Family Overview Cyclone IV Device Family Features . . . . . ....Device Resources ....Package Matrix ....Cyclone IV Device Family Speed Grades ....
评级：0 浏览量：564 收藏量：1 资源大小：14.04MB 上传时间：2018-04-10

: DDR2-JESD79-2E.pdf Standard JESD79-2 uses a SSTL_18 interface, which is described in another JEDEC standard called JESD8-15. The purpose of this Standard is to define the minimum set of requirements for compliant ...
评级：0 浏览量：136 收藏量：0 资源大小：2.31MB 上传时间：2019-12-18

: GNSSR_MERRByS_Python:该存储库包含Python Jupyter示例，用于处理TechDemoSat-1中的GNSS-Reflectometry... 来自SSTL的MERRByS数据集已获得知识共享署名-非商业4.0国际许可的许可。您可以通过单击上面的笔记本在这里查看Jupyter笔记本： GNSSR_MERRByS.ipynb 笔记本在/GNSSR_Python文件夹中使用了一些帮助程序功能。
评级：0 浏览量：228 收藏量：2 资源大小：12.32MB 上传时间：2021-05-18

: 基础电子中的一些常用的电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。　...
评级：0 浏览量：372 收藏量：0 资源大小：40KB 上传时间：2020-10-16

: STL课件 STL常用的非修改算法.
评级：0 浏览量：85 收藏量：0 资源大小：36KB 上传时间：2008-05-11

: JEDEC JESD82-6A.01 DEFINITION OF THE SSTV32852 2.5 V 24-BIT TO 48-BIT SSTL_2 REGISTERED BUFFER FOR 1U STACKED DDR DIMM APPLICATIONS.pdf
评级：0 浏览量：16 收藏量：0 资源大小：351KB 上传时间：2023-05-19

: JEDEC JESD82-3B.01 DEFINITION OF THE SSTV16857 2.5 V, 14-BIT SSTL_2 REGISTERED BUFFER FOR DDR DIMM APPLICATIONS.pdf
评级：0 浏览量：21 收藏量：0 资源大小：401KB 上传时间：2023-05-19

: 常见逻辑电平标准总结现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
评级：5 浏览量：747 收藏量：0 资源大小：62KB 上传时间：2020-08-20

: 一些电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
评级：0 浏览量：135 收藏量：0 资源大小：61KB 上传时间：2020-08-04

: 深入研究DDR电源深入研究DDR电源、电子技术,开发板制作交流
评级：0 浏览量：150 收藏量：0 资源大小：499KB 上传时间：2021-02-03

: Xilinx_FPGA中LVDS差分高速传输的实现.doc FPGA中的差分管脚为了适用于高速通讯的场合，现在的FPGA都提供了数目众多的LVDS接口。如Spartan-3E系列FPGA提供了下列差分标准： ...Differential SSTL (2.5V and 1.8V, Type I) 2.5V LVPECL inputs
评级：0 浏览量：2081 收藏量：4 资源大小：746KB 上传时间：2019-07-09

: -常见的单端逻辑电平.pdf 本篇主要介绍常用的单端逻辑电平，包括TTL、CMOS、SSTL、HSTL、POD12等。
评级：0 浏览量：160 收藏量：0 资源大小：1.42MB 上传时间：2021-09-09

: 各种常见电平标准接受.pdf TTL，ECL，PECL，LVDS、CMOS、CML, GTL, HSTL, SSTL电平标准
评级：0 浏览量：1372 收藏量：3 资源大小：429KB 上传时间：2020-05-19

: 海力士HY5DU121622D、HY5DU12822D数据手册 The HY5DU12822DTP-xI and HY5DU121622DTP-xI are a 536,870,912-bit CMOS Double Data Rate(DDR) Synchronous DRAM, ideally suited for the main memory applications which requires large memory ...with SSTL_2.
评级：0 浏览量：185 收藏量：0 资源大小：220KB 上传时间：2011-03-09

: 1GBDDR2 1GBDDR2 • JEDEC-standard 1.8V I/O (SSTL_18-compatible) • Differential data strobe (DQS, DQS#) option • 4n-bit prefetch architecture • Duplicate output strobe (RDQS) option for x8 • DLL to align DQ and ...
评级：0 浏览量：55 收藏量：0 资源大小：9.11MB 上传时间：2011-07-21

资源推荐

相关资源标签

电平标准 LVDS HY5DU121622D HY5DU12822D datasheet DDR2 SSTL Cyclone Handbook 手册全集 LVTTL电平 DATA FPGA 高速差分 DDR3 standard TTL/CMOS CMOS LVTTL 模拟电路 LVCMOS 基础知识 RS485 电子技术基础常见逻辑电平基础电子 EDA/PLD 嵌入式系统/ARM技术 tor tornado web JupyterNotebook JESD Java 系统开源硬件技术硬件开发参考文献专业指导专业课件 jedec tensorflow 信息安全