vivado，串口，fpga

本专辑为您列举一些vivado，串口，fpga方面的下载的内容,vivado，串口，fpga等资源。把最新最全的vivado，串口，fpga推荐给您,让您轻松找到相关应用信息,并提供vivado，串口，fpga下载等功能。本站致力于为用户提供更好的下载体验，如未能找到vivado，串口，fpga相关内容，可进行网站注册，如有最新vivado，串口，fpga相关资源信息会推送给您。

阅读全文

vivado，串口，fpga

: FPGA vivado 数码管显示串口数据（两位） AX7035，若是其他板子，改端口即可
评级：0 浏览量：1779 收藏量：5 资源大小：29.87MB 上传时间：2020-12-26

: FPGA纯verilog代码实现串口协议帧解析，提供vivado工程源码及仿真内容摘要：请看csdn博文 csdn博文链接如下： ... 注意！注意！注意！ 1、请先认真看csdn博文，觉得有用再买哦； 2、这是工程源码文件的网盘链接；...4、了解vivado仿真文件的设计思路和方法，提供仿真源码；
评级：5 浏览量：1052 收藏量：8 资源大小：559B 上传时间：2023-01-18

: xuartps_intr_example.rar_VIVADO UART_fpga uart verilog_microbla microblaze uart vivado
评级：0 浏览量：67 收藏量：0 资源大小：5KB 上传时间：2022-07-14

: 基于FPGA的232/422串口基于FPGA的串口的实现，verilog编写，可以在任意支持该编程语言的软件下使用，RS232和RS422均可实现，程序可修改性高，非常建议下载使用
评级：0 浏览量：1278 收藏量：8 资源大小：4.76MB 上传时间：2020-11-05

: 使用FPGA进行串口通信使用FPGA进行串口通信，让用户学会快速的使用和掌握串口通信方式
评级：0 浏览量：187 收藏量：0 资源大小：784KB 上传时间：2019-03-19

: uart.rar_ISE 串口_fpga_uart_uart vivado_vivado uart 串口通信通用模块，FPGA Verilog语言 ise，vivado环境
评级：0 浏览量：105 收藏量：0 资源大小：14.6MB 上传时间：2022-07-15

: FPGA Uart串口发送 FPGA Uart串口发送数据，通过Verilog HDL语言实现。
评级：0 浏览量：619 收藏量：0 资源大小：5KB 上传时间：2020-09-21

: 基于FPGA的频率计verilog编程开发，通过RS232串口打印输出频率值,vivado2019.2平台开发。基于FPGA的频率计verilog编程开发，通过RS232串口打印输出频率值,vivado2019.2平台开发。纯verilog开发，可以移植到Quartusii平台或者ISE平台。 1.领域：FPGA，频率计 2.内容：基于FPGA的频率计verilog编程开发，...
评级：5 浏览量：552 收藏量：3 资源大小：79.61MB 上传时间：2022-05-29

: 串口控制FPGA Led亮灭 http://blog.csdn.net/mybelief321/article/details/42532247 自己用C#写的通过串口控制FPGA的LED灯亮灭，数码管显示LED亮的个数，FPGA的程序也是自己看书编写修改的，分享出来吧，但愿对你有用
评级：4 浏览量：2696 收藏量：13 资源大小：4.63MB 上传时间：2015-01-08

: ZYNQ嵌入式系统实现串口打印功能本教程提供从vivado平台开始对硬件进行编程，然后倒入SDK进行嵌入式系统编程的全部详细过程，初学者可便利学习ZYNQ嵌入式系统的整体开发流程。并对SDK，vivado等软件的熟悉。
评级：0 浏览量：270 收藏量：1 资源大小：258KB 上传时间：2023-06-30

: UART收发模块源码（Vivado 2018.1+Xilinx/VHDL） 1.波特率可以灵活更改，默认115200Baud； 2.校验模式可以灵活更改，包括无校验、奇校验和偶校验，默认无校验； 3.代码注释详细，同时含有testbench仿真文件，用于测试闭环条件下的收发工作情况；...
评级：5 浏览量：361 收藏量：2 资源大小：73.25MB 上传时间：2022-03-25

: FPGA uart串口回环实验 FPGA uart串口回环实验代码参考 quartus vivado都有
评级：0 浏览量：94 收藏量：0 资源大小：8.06MB 上传时间：2023-10-24

: 基于FPGA的uart串口通信内容包含uart串行时钟通信接收和发送的相关资源代码程序（包含代码注释，适合零基础小白），包含vivado仿真程序
评级：0 浏览量：34 收藏量：0 资源大小：728.42MB 上传时间：2024-01-17

: 通过串口传输GPS数据工程,vivado2019.2verilog开发+含代码操作演示视频通过串口传输GPS数据工程,vivado2019.2verilog开发+含代码操作演示视频运行注意事项：使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，然后参考提供的操作录像视频跟着操作。工程路径必须是英文，不能中文...
评级：5 浏览量：250 收藏量：3 资源大小：17.91MB 上传时间：2022-05-08

: 基于verilog的RS232串口通信开发,平台为vivado2019.2 运行注意事项：使用vivado2019.2或者更高版本测试，用软件打开FPGA工程，工程路径必须是英文，不能中文。
评级：5 浏览量：140 收藏量：0 资源大小：1.75MB 上传时间：2022-05-13

: 基于FPGA的五子棋算法使用Matlab编写的五子棋游戏，使用串口将数据传送到FPGA，进行处理后获得黑白子像素信息，存储后换算为坐标，转换为棋盘信息矩阵。在FPGA中实现简化的五子棋算法，计算出在剩下所有格点中利益值最大的点，从而确定下...
评级：5 浏览量：647 收藏量：0 资源大小：635KB 上传时间：2022-01-11

: artix-7系列FPGA串口自发自收程序（基于verilog）本代码使用vivado2018.3开发，在artix-7系列的FPGA平台上实现了波特率为9600的串口自发自收，已下载到开发板上验证，真实可用。保留了接口，方便接入其他模块调试。
评级：0 浏览量：427 收藏量：1 资源大小：6.71MB 上传时间：2020-02-06

: FPGA程序远程在线更新设计本文以提高FPGA远程更新程序的方便性为目标，提出了一种基于EPCS Flash的远程在线更新FPGA程序的方法，从而在应用中能够使基于FPGA的产品更加方便地维护升级。
评级：0 浏览量：2221 收藏量：5 资源大小：198KB 上传时间：2020-07-30

: FPGA——使用verilog实现串口接口驱动uart_test.rar 做了一个串口读写的简单测试案例，上位机发送0x55AA，下位机将返回0x66BB。请结合文章https://blog.csdn.net/weixin_40615338/article/details/120810470学习。工程文件是vivado文件。
评级：0 浏览量：320 收藏量：1 资源大小：16.24MB 上传时间：2021-10-17

: 基于FPGA的RS232串口基于FPGA的RS232串口
评级：0 浏览量：490 收藏量：0 资源大小：1.09MB 上传时间：2017-11-22

: 基于FPGA编写的BISS-C接口协议接收模块 BiSS C模式（单向）是一种用于从光栅采集位置数据的快速同步串行接口。它是一种主-从接口。主接口控制位置获取时序和数据传输速度，而光栅为从接口。本模块实现接收功能，包含仿真代码，通过Moselsim仿真测试。
评级：0 浏览量：1523 收藏量：3 资源大小：358KB 上传时间：2018-08-18

: FPGA基础入门－开发板USB-UART串口通信配置工程文件与教程--FPGA基础入门【11】开发板USB-UART串口通信配置--相应的源代码。根目录包含： 1. 相关文档，nexys4ddr_rm.pdf是开发板文档；DS_FT2232H.pdf是UART芯片FT2232HQ文档 2. src/包含所有源代码 3. sim/包含...
评级：0 浏览量：743 收藏量：0 资源大小：3.47MB 上传时间：2019-08-19

: 在FPGA上成功移植蜂鸟E203 在自己的ZYNQ板卡上成功移植了蜂鸟的E203，可以通过调试器连接进行程序下载，可以通过软件控制串口的打印
评级：5 浏览量：2359 收藏量：10 资源大小：25.36MB 上传时间：2021-05-15

: FPGA MPSoC_XCZU2CG实现UART串口通信（Vivado Design Suite和Verilog HDL实现） FPGA MPSoC XCZU2CG、XCZU2EG和XCZU4EV驱动程序。基于Vivado Design Suite和Verilog HDL实现。项目代码可顺利编译运行~
评级：0 浏览量：53 收藏量：0 资源大小：14.58MB 上传时间：2023-04-25

: 基于fpga的2psk 基于FPGA的2PSK调制与解调系统设计 m序列产生串口调控等
评级：3 浏览量：810 收藏量：7 资源大小：11.84MB 上传时间：2018-11-21

: 串口接收发送的Verilog代码rxtx.zip 串口接收发送的Verilog代码，采用vivado2017.4编写,可以用于学习参考以及开发任务，采用波特率为9600bps
评级：0 浏览量：105 收藏量：0 资源大小：317KB 上传时间：2020-03-18

: Xilinx FPGA MicroBlaze实现串口开发工具：Vivado2014.4 开发平台：Basys3开发板功能：运行tcl文件生成vivado工程，导出到SDK，运行，实现串口打印
评级：4 浏览量：1669 收藏量：10 资源大小：19.71MB 上传时间：2015-06-29

: 基于Nexys4 DDR的FPGA串口模块，带缓冲FIFO FPGA串口模块，原创作者为CrazyBingo，在《FPGA案例技巧与开发实例详解》中的串口模块基础上改造，加入串口缓冲区FIFO，无须关心使能信号。已在Nexys4 DDR开发板上验证，开发环境为Vivado 2015.4
评级：0 浏览量：752 收藏量：6 资源大小：21.17MB 上传时间：2019-07-07

: FPGA实现AD9708和AD9280波形收发输出HDMI模拟示波器，串口协议帧控制显示，提供工程源码和技术支持 csdn博文链接如下： ... 能学到什么？ 1、了解AD9708的芯片手册和外围硬件电路设计； 2、了解AD9280的芯片手册和外围硬件电路设计；...7、了解串口协议帧和fpga解析方式实现； 8、了解示波器实现原理和实现方法；
评级：5 浏览量：836 收藏量：5 资源大小：408B 上传时间：2023-02-06

: 数据总线发给FPGA实现多路并行独立串口利用串口上加FIFO，实现总线上数据由FPGA发送给不同的并行串口，vivado2017.4版本进行开发。代码为发送部分。
评级：0 浏览量：124 收藏量：0 资源大小：39.54MB 上传时间：2019-10-29

: FPGA XC7A200T实现RS485串口通信（Verilog HDL实现）.zip FPGA XC7A200T驱动程序，Verilog HDL实现。项目代码可直接编译运行~
评级：0 浏览量：108 收藏量：0 资源大小：1.19MB 上传时间：2023-04-04

: 96-AD7606接口设计（串行模式）.7z AD7606接口设计（串行模式），Vivado仿真工程。
评级：5 浏览量：673 收藏量：3 资源大小：2.69MB 上传时间：2021-04-29

: 『FPGA通信接口』串行通信接口-IIC(2)EEPROM读写控制器为多种EEPROM芯片提供IIC读写控制器，对外接口方便，可直接使用。包括AT24C04的vivado工程，M24C64的读写源码，24LC64的读写源码。架构清晰，也可以把该控制器轻松的移植到其他的IIC接口器件上。
评级：0 浏览量：16 收藏量：0 资源大小：98.47MB 上传时间：2024-04-19

: 基于FPGA + SDRAM 的串口传图综合实战（UART + SDRAM + VGA）的工程源码基于Intel（Altera）的Quartus II平台（复制一下就可以很方便地迁移到其他FPGA平台，如Xilinx的Vivado），使用FPGA实现基于SDRAM的串口传图综合实战（UART + SDRAM + VGA）的工程源码： 1、使用UART接口实现FPGA与...
评级：5 浏览量：800 收藏量：3 资源大小：92.09MB 上传时间：2023-06-04

: 97-AD7609接口设计（串行模式）.7z AD7609接口设计，Vivado仿真工程。
评级：0 浏览量：170 收藏量：0 资源大小：2.33MB 上传时间：2021-04-29

: FPGA等精度测频程序（2）uart串口每100ms发送一次发送数据，可连接电脑的串口调试助手，用16进制显示测量结果，每次发送以0x0A、0x0D结尾硬件资源：（1）本次设计采用ZYBO Z7 PL部分（纯FPGA）（2）芯片型号：xc7z020clg400-1 （3...
评级：0 浏览量：336 收藏量：3 资源大小：147.04MB 上传时间：2020-07-27

: 基于FPGA的串口读_写EEPROM控制器设计.pdf 基于FPGA的串口读_写EEPROM控制器设计.pdf
评级：0 浏览量：152 收藏量：0 资源大小：1.81MB 上传时间：2021-07-13

: FPGA GTX互联通信设计及测试 GTX互联通信通过Vivado软件的IP核设计了完整的通信工程，采用 Kintex-7系列FPGA实现了GTX互联验证平台，通信速率为5 Gb/s。通过IBERT建立了简便的信道测试方法，利用ILA进行了通信数据测试，简化了GTX接口电路和测试...
评级：0 浏览量：1196 收藏量：6 资源大小：1.75MB 上传时间：2021-01-12

: UART.srcs.zip 使用verilog编写的串口通信协议，在vivado平坦编译下载到atrix-7系列FPGA进行验证。
评级：0 浏览量：466 收藏量：0 资源大小：8KB 上传时间：2020-03-18

: 基于Bevy游戏引擎和FPGA的双人游戏.zip FPGA 与主机通过串口进行消息通信。通过 FPGA 上的串口功能，与 X86 主机进行信息交流，进而实现对游戏人物的移动控制。操作系统：Windows 10 开发环境：硬件开发：Vivado 2018.2 软件编译：MIPS 工具链 GUI ...
评级：0 浏览量：128 收藏量：0 资源大小：3.92MB 上传时间：2022-07-06

: Lab6_FIR_AXI_XADC_FIR滤波器_vivado2019_zyboxilinx_ 对fpga内部信号温度和电平信号进行fir滤波处理并通过串口输出。
评级：0 浏览量：64 收藏量：0 资源大小：43.83MB 上传时间：2021-10-03

: FPGA MPSoC_XCZU4EV实现UART串口通信（Verilog HDL实现） FPGA MPSoC XCZU2CG、XCZU2EG和XCZU4EV驱动程序。基于Vivado Design Suite和Verilog HDL实现。项目代码可顺利编译运行~
评级：0 浏览量：36 收藏量：1 资源大小：13.09MB 上传时间：2023-04-25

: FPGA MPSoC_XCZU2EG实现UART串口通信（Verilog HDL实现） FPGA MPSoC XCZU2CG、XCZU2EG和XCZU4EV驱动程序。基于Vivado Design Suite和Verilog HDL实现。项目代码可顺利编译运行~
评级：0 浏览量：34 收藏量：0 资源大小：14.5MB 上传时间：2023-04-25

: 8输入通道串行IO接口12位AD转换器 ADS7844E verilog驱动Xilinx vivado工程源码.zip 8输入通道串行IO接口12位AD转换器 ADS7844E verilog驱动Xilinx vivado工程源码: module DIN( input CLK_i, //50M input DOUT, output SCLK, output reg BUSY, output reg CS, output reg DIN ); reg clock5...
评级：5 浏览量：340 收藏量：0 资源大小：1.23MB 上传时间：2022-04-19

: AX7103（黑金）Verilog教程 AX7103（黑金）Verilog教程，详细的各个例程说明，包括PCIE接口技术等，可以用来学习Vivado和Verilog，作为基础文档，非常有用。
评级：3 浏览量：773 收藏量：1 资源大小：10.54MB 上传时间：2018-12-17

: srio自回环设计.zip srio是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年...SRIO则是面向串行背板、DSP和相关串行数据平面连接应用的串行RapidIO接口。 fpga关于srio使用ip core仿真的自回环实验
评级：0 浏览量：1214 收藏量：5 资源大小：130.37MB 上传时间：2020-03-15

: axi_jesd204b.rar_Jesd204B ADI_jesd vivado adc_jesd204b_带axi接口的ad ADI JESD204接口的ADC与Xilinx FPGA接口IP，包含Verilog和VHDL源代码，AXI总线接口，ADC串行控制接口
评级：5 浏览量：359 收藏量：5 资源大小：76KB 上传时间：2022-07-15

: FPGA.zip_ZC706原理图_ZC706原理图、_zc706 串口使用_zc706 原理图 zc706板子原理图，在使用板子时候可以参照设计，使用帮助巨大。
评级：5 浏览量：190 收藏量：0 资源大小：966KB 上传时间：2022-07-14

: FPGA rom数据读取 + 串口发送程序实现哦那个在FPGA上读取rom数据并将数据用异步串行通行协议发送
评级：5 浏览量：1690 收藏量：21 资源大小：611KB 上传时间：2010-08-20

: 串口通信实现（verilog带testbench文件） uart_tx模块由单脉冲信号send_go使能，将data[7:0]读入...总之完成了一个串口发送模块。可以参考我的文章https://blog.csdn.net/lgk1996/article/details/124523461?spm=1001.2014.3001.5502 环境：vivado + verilog
评级：0 浏览量：539 收藏量：1 资源大小：786KB 上传时间：2022-05-01

资源推荐

相关资源标签

串口发送串口 FPGA Xilinx MicroBlaze SDK 串口rs232 BISS-C 2psk Vivado Verilog FIFO FPGA基础 FPGA入门 UART VERILOG vivado 自发自收 srio fpga vivado，串口，fpga verilog xilinx 等精度测频在线更新 Uart uart 串口通信 VerilogHDL AD7606接口设计 AD7609接口设计 risc-v 硬件技术硬件开发参考文献专业指导 FIR滤波器 vivado2019 五子棋 vhdl fpga开发文档资料 GPS数据 RS232 RS232串口双人游戏 GUI zc706原理图 jesd204b AD9708 AD9280 HDMI XC7A200T 驱动程序 ZYNQ 网络 M24C64 AT24C04 24LC64 IIC接口