数字鉴相

本专辑为您列举一些数字鉴相方面的下载的内容,数字鉴相等资源。把最新最全的数字鉴相推荐给您,让您轻松找到相关应用信息,并提供数字鉴相下载等功能。本站致力于为用户提供更好的下载体验，如未能找到数字鉴相相关内容，可进行网站注册，如有最新数字鉴相相关资源信息会推送给您。

阅读全文

数字鉴相

: 基于FPGA的一种新型数字鉴频鉴相器的设计.pdf 基于FPGA的一种新型数字鉴频鉴相器的设计.pdf
评级：0 浏览量：310 收藏量：0 资源大小：366KB 上传时间：2021-07-13

: 基于数字鉴相的自由轴法RLC测量 0 引言 R，L，C是电子电路及系统的主要元件，R，L，C参数的测量方法有电桥法、谐振法、伏安法。... 伏安法测量中，有固定轴法和自由轴法两种，固定轴法要求相敏检波器的相位参考基准严格地与标准阻抗电压的
评级：0 浏览量：381 收藏量：1 资源大小：386KB 上传时间：2020-11-10

: 一种基于FPGA的高精度数字鉴相器.pdf 一种基于FPGA的高精度数字鉴相器.pdf
评级：5 浏览量：325 收藏量：1 资源大小：571KB 上传时间：2021-07-13

: 激光测距中数字鉴相器的设计 (2015年) 相位法激光测距广泛应用于距离测量,尤其是短距离测量领域,测距系统的测量精度和速度主要取决于鉴相器的设计,为提高鉴相器的测量精度和速度,本文给出了一种新型数字鉴相器。通过加入反馈电路控制信号调制器,只需一组...
评级：0 浏览量：119 收藏量：1 资源大小：935KB 上传时间：2021-05-26

: 数字鉴相器设计与DSP实现.pdf 数字鉴相器设计与DSP实现.pdf数字鉴相器设计与DSP实现.pdf数字鉴相器设计与DSP实现.pdf数字鉴相器设计与DSP实现.pdf数字鉴相器设计与DSP实现.pdf
评级：0 浏览量：60 收藏量：0 资源大小：611KB 上传时间：2023-03-30

: 基于FPGA的高频数字鉴相技术.pdf 基于FPGA的高频数字鉴相技术.pdf
评级：0 浏览量：73 收藏量：0 资源大小：1.84MB 上传时间：2021-07-13

: 基于数字鉴相的色散测量实验研究为了提高光纤中色散的测量精度和降低测量成本，提出了一套基于数字鉴相的色度色散的测量方案。采用低速率的模数转换器和全相位快速傅里叶变换的数字相位鉴别算法替代传统的模拟鉴相器件，利用粒子群优化算法对接收...
评级：0 浏览量：57 收藏量：0 资源大小：6.59MB 上传时间：2021-02-07

: 基于CORDIC算法的数字鉴相器的FPGA实现.pdf 基于CORDIC算法的数字鉴相器的FPGA实现.pdf
评级：5 浏览量：192 收藏量：1 资源大小：417KB 上传时间：2021-07-13

: 基于Hilbert 变换的数字鉴相器研究.pdf 基于Hilbert 变换的数字鉴相器研究.pdf
评级：0 浏览量：50 收藏量：0 资源大小：1.02MB 上传时间：2022-02-14

: 高精度中频数字鉴相器在FPGA上的实现_刘晓庆1 摘要介绍了一种高精度中频数字鉴相器的鉴相原理，以及在设计过程中以数字滤波器为主的参数选择方法，并且将其在 FPGA 上硬件实现。该鉴相器采用数字 I/Q 技术，
评级：0 浏览量：61 收藏量：0 资源大小：1.23MB 上传时间：2022-08-04

: 电子政务-全数字鉴相鉴幅漏电保护器.zip 电子政务-全数字鉴相鉴幅漏电保护器.zip
评级：0 浏览量：34 收藏量：0 资源大小：252KB 上传时间：2021-09-15

: 一种QuartusII软件编程的数字鉴相器基于FPGA的数字鉴相器设计，详细内容请下载观看
评级：0 浏览量：335 收藏量：4 资源大小：2MB 上传时间：2014-05-05

: VHDL实现的数字鉴相器这是我借鉴别人的用vhdl编程的数字鉴相器
评级：2 浏览量：162 收藏量：2 资源大小：3KB 上传时间：2012-02-22

: 基于LabView和Matlab混合编程的脑MIT数字鉴相方法的实现.pdf 基于LabView和Matlab混合编程的脑MIT数字鉴相方法的实现.pdf
评级：0 浏览量：30 收藏量：0 资源大小：189KB 上传时间：2021-10-31

: Verilog实现正交方波鉴相程序，已工程应用使用verilog语言在FPGA上实现了正交方波信号4倍频鉴相。已工程应用
评级：1 浏览量：431 收藏量：3 资源大小：1KB 上传时间：2019-04-21

: 一种基于Bang-Bang鉴相器的全数字锁相环的设计提出一种基于Bang-Bang鉴相器的全数字锁相环，该全数字锁相环主要由Bang-Bang鉴相器、自动频率控制、增益可调的数字滤波器、锁定状态监测器、宽振荡范围的数控振荡器组成，采用SMIC55 CMOS工艺，仿真结果表明，该全...
评级：0 浏览量：495 收藏量：0 资源大小：1.89MB 上传时间：2021-01-12

: 基于FPGA的一种新型数字鉴频鉴相的设计基于fpga的一种新型数字鉴频鉴相的设计主要是用于FPGA的设计
评级：0 浏览量：453 收藏量：0 资源大小：1.35MB 上传时间：2013-04-25

: 电机锁相转速控制系统的鉴相器按照信号形式，可将鉴相器分为模拟锁相环、模数混合锁相环、数字锁相环和软件锁相环，在电机控制领域目前采用较多的是模数混合锁相环和数字锁相环。随着数字信号处理器运算速度和可编程逻辑器件集成度的大幅提高，...
评级：0 浏览量：144 收藏量：0 资源大小：64KB 上传时间：2021-01-20

: 基于FPGA的可消除高频非线性的动态分频鉴相器提出了一种可消除高频非线性的动态分频鉴相器的结构和实现方法，输入信号经波形变换后，利用FPGA进行分频，并通过8位拨码开关来设置1~255不同的分频系数，分频后通过数字鉴相器、低通滤波器和调理放大电路实现鉴相。...
评级：0 浏览量：96 收藏量：0 资源大小：515KB 上传时间：2020-10-16

: 数字下变频MATLAB仿真程序一、对A/D采样后的高频/中频信号序列进行频谱搬移（通过与数控振荡器产生的数字本振信号序列进行相乘下变频到基频）。二、对基频上高采样率的信号序列进行抽取，多采样率变换，降低数字信号序列密度。实际的数字...
评级：1 浏览量：3723 收藏量：14 资源大小：6KB 上传时间：2019-11-27

: 基于FPGA的一种新型数字鉴频鉴相器的设计-李海滨基于FPGA的一种新型数字鉴频鉴相器的设计_李海滨
评级：0 浏览量：57 收藏量：0 资源大小：1.35MB 上传时间：2023-03-30

: 零死区鉴频鉴相器个人觉得不错的一份资料，欢迎您的下载与收看，在此表示感谢！！
评级：0 浏览量：202 收藏量：0 资源大小：304KB 上传时间：2012-05-25

: 三角形取样鉴相数字合成器锁相环中的混沌 (2005年) 研究三角形取样鉴相数字合成器锁相环中的混沌现象。其方法是先对三角形取样鉴相数字合成器锁相环系统作离散化处理，得到相应的离散化系统模型；系统中的环路滤波器采用Rc积分滤波器，鉴相器采用三角形鉴相特性；通过...
评级：0 浏览量：47 收藏量：0 资源大小：1.88MB 上传时间：2021-05-25

: 应用于全数字锁相环的动态器件匹配与低功耗鉴相技术应用于全数字锁相环的动态器件匹配与低功耗鉴相技术
评级：0 浏览量：48 收藏量：0 资源大小：738KB 上传时间：2021-03-18

: 工业电子中的电机锁相转速控制系统的鉴相器按照信号形式，可将鉴相器分为模拟锁相环、模数混合锁相环、数字锁相环和软件锁相环，在电机控制领域目前采用较多的是模数混合锁相环和数字锁相环。随着数字信号处理器运算速度和可编程逻辑器件集成度的大幅提高，...
评级：0 浏览量：90 收藏量：0 资源大小：65KB 上传时间：2020-11-15

: 一种具有新型延时单元的鉴频鉴相器设计鉴频鉴相器是电荷泵锁相环的关键模块。死区表征鉴频鉴相器对两个输入信号最小相位差的鉴别能力，会使锁相环的杂散特性恶化，是鉴频鉴相器主要的设计考虑之一。基于TSMC 0.18 μm RF CMOS工艺，设计了一款具有新型...
评级：0 浏览量：224 收藏量：0 资源大小：585KB 上传时间：2020-10-16

: EDA/PLD中的一种可编程的全数字锁相环路的实现摘要：介绍了一种基于FPGA可编程技术实现的用于无线通信实验系统的全数字锁相环路。详细叙述了其工作原理、工作性能、电路实现和仿真结果。...所谓全数字锁相环路，就是环路部件全部数字化，采用数字鉴相器
评级：0 浏览量：127 收藏量：0 资源大小：89KB 上传时间：2020-12-10

: 二阶数字锁相环的FPGA实现，基于Vivado2018平台各模块：数字鉴相器（乘法器+低通滤波器），环路滤波器，压控振荡器主要使用IP核：Multiplier，FIR Compiler，dds_compiler 注：仿真时，testbench文件中，输入数据文件目录：$readmemb("D:/FPGA_Project/04_FSK_...
评级：1 浏览量：492 收藏量：8 资源大小：23.24MB 上传时间：2023-11-05

: pll.rar_DPLL_PLL_pll lock_pll matlab_鉴相器基于matlab的数字pll实现，鉴相器，滤波器以及压控震荡器组成，具备良好的锁相功能，适合入门学习
评级：0 浏览量：50 收藏量：0 资源大小：18KB 上传时间：2022-09-23

: 数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf 数字锁相环-Matlab环境下的全数字锁相环仿真模型.pdf 这里有两篇数字锁相环的资料,希望对大家有帮助!
评级：0 浏览量：658 收藏量：2 资源大小：287KB 上传时间：2019-08-13

: 数字锁相环设计步骤翻开有关锁相环的书总是堆叠着鉴相、同相积分、中相积分、滤波等专用名词。这些概念距离硬件设计实现数字锁相环较远。本文按照数字锁相环设计的步骤，采用手把手的方式讲述设计过程和原理，旨在给数字锁相环初次设计...
评级：0 浏览量：427 收藏量：0 资源大小：64KB 上传时间：2020-11-17

: 基于simulink的BPSK调制解调系统建模与仿真,包括载波同步,环路滤波,鉴相器等模块,包含仿真操作录像 3.内容：基于simulink的BPSK调制解调系统建模与仿真,包括载波同步,环路滤波,鉴相器等模块。仿真输出星座图，同步收敛曲线等。建模过程采用自定义基础模块建模，不适用simulink自带的同步模块。 4.注意事项：注意...
评级：5 浏览量：374 收藏量：3 资源大小：481KB 上传时间：2022-04-26

: 数字下变频 Matlab源代码（含注释）实现数字下变频的Matlab源代码，可直接下载，直接在Matlab中仿真运行，代码中含有注释，一看就懂。实际的数字下变频在对高频/中频信号序列进行A/D采样之前为了防止发生频率混叠，要进行预滤波处理。在对基频上高...
评级：5 浏览量：3591 收藏量：28 资源大小：6KB 上传时间：2021-05-05

: 直接数字频率合成技术频率合成技术包括传统的直接频率合成（DS）、锁相环间接频率合成（PLL）和直接数字频率合成（Direct Digital Frequency Synthesis－DDFS或DDS）。锁相环是一种反馈控制... 锁相环通常由鉴相器（PD）、环路滤波器（LF
评级：0 浏览量：343 收藏量：1 资源大小：47KB 上传时间：2021-01-19

: 论文研究-数字式双混频相位差测量方法的研究 .pdf 数字式双混频相位差测量方法的研究，钟志，孙伟，基于传统双混频时差测量原理，结合最大似然相位估计算法与单频正弦波欠采样理论，设计了数字式双混频相位差测量模型，在MATLAB环境
评级：0 浏览量：230 收藏量：0 资源大小：377KB 上传时间：2019-08-18

: DigitalPLL.rar_FPGA鉴相器_digital pll_环路滤波 vhdl_锁相 VHDL_锁相环 VHDL 介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。
评级：0 浏览量：73 收藏量：1 资源大小：422KB 上传时间：2022-07-15

: 论文研究-用于数字广播接收机中鉴频鉴相器和电荷泵电路设计 .pdf 用于数字广播接收机中鉴频鉴相器和电荷泵电路设计，朱存良，王志功，在本文中，利用TSPC结构的D触发器设计了鉴频鉴相器电路（PFD），利用一个两输入的与门产生复位延时，以此消除PFD电路的死区。并省略D
评级：0 浏览量：96 收藏量：0 资源大小：387KB 上传时间：2019-08-16

: 一种新型的单相数字锁相环本文提出了一种新型的高精度数字锁相环（DPLL）技术，以一个改进的鉴相器(PD)环节代替常用的二阶通用积分器构成的PD环节，为了抑制该方法在同步信号频率上引入的二次谐波干扰，本文分析了引入谐波的原因，提出针对...
评级：0 浏览量：275 收藏量：2 资源大小：1.66MB 上传时间：2021-01-28

: 基于FPGA的数字锁相环设计文章介绍了一种二阶数字锁相环的基本原理和其基于FPGA的实现方案,详细阐述了鉴相器、环路滤波器和数控振荡器等环路部件的参数设计及电路结构,并引入一种有效的环路状态检测方法,仿真验证了设计的正确性和有效性。
评级：0 浏览量：1253 收藏量：10 资源大小：240KB 上传时间：2020-07-04

: 数字下变频仿真,数字下变频原理,matlab MATLAB仿真程序，用于数字下变频，并附有代码
评级：5 浏览量：666 收藏量：7 资源大小：593KB 上传时间：2021-09-10

: 数字电视调谐器中鉴频鉴相器与电荷泵的研究与设计学术论文在各种结构的锁相环结构中，尤以电荷泵锁相环应用最为广泛，这是由于电荷泵锁相环的捕获范围大……
评级：0 浏览量：82 收藏量：0 资源大小：1.59MB 上传时间：2010-05-10

: 一种锁定相位编程可调全数字锁相环设计经典全数字锁相环路由数字鉴相器、K模可逆计数器、脉冲加减控制电路和N分频器4部分组成。在输入信号频率稳定条件下，锁相环锁定时输出信号与输入信号正交。在通信和其他很多应用领域，不仅需要输出信号与输入信号...
评级：0 浏览量：176 收藏量：0 资源大小：156KB 上传时间：2020-12-09

: 数字正交下变频+脉冲压缩matlab仿真使用matlab仿真对声呐回波信号进行的脉冲压缩，使用数字正交下变频，有注释。显示原始波形、下变频后IQ通道波形、脉冲压缩后波形。
评级：0 浏览量：917 收藏量：7 资源大小：6KB 上传时间：2020-04-28

: EDA/PLD中的智能全数字锁相环的设计 1 引言数字锁相环路已在数字通信、无线电电子学及电力系统自动...所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路，其组成框图见图1
评级：0 浏览量：136 收藏量：0 资源大小：75KB 上传时间：2020-12-13

: 超前滞后型数字锁相环+verilog 数字鉴相器+数字滤波器+数字压控振荡器，数字压控振荡器时钟频率6倍于输入时钟频率
评级：0 浏览量：236 收藏量：0 资源大小：769B 上传时间：2021-08-05

: EDA/PLD中的基于FPGA的高速数字锁相环的设计与实现摘要：本文提出了一种利用边沿触发鉴相缩短锁相环捕获时间的方案，并详细介绍了该方案基于FPGA的实现方法。通过对所设计的锁相环进行计算机...边沿鉴相数字锁相环全数字锁相环主要由数字鉴相器、数字环路滤波器和数
评级：0 浏览量：94 收藏量：0 资源大小：68KB 上传时间：2020-12-09

: 基于数字锁相环的晶振频率同步模块设计系统以基于FPGA数字延迟线的高分辨率鉴频鉴相器以及在MicroBlaze核中实现的卡尔曼数字环路滤波器为核心，通过16 bit DAC微调本地晶振振荡频率，使其同步于GPS秒脉冲，从而获得了高准确度高、稳定度的本地时钟。
评级：0 浏览量：114 收藏量：0 资源大小：232KB 上传时间：2020-10-20

: 数字移相在原子频标领域中的应用 (2012年) 在被动型原子频标中,由于相位延时及系统驰豫时间的影响,给伺服环路的同步鉴相环节带来不便,进而会影响系统的指标。从整机系统中参与同步鉴相的两路低频方波信号出发,通过综合器模块中的DDS的FSK模式来调整两路方波...
评级：0 浏览量：23 收藏量：0 资源大小：2.23MB 上传时间：2021-05-11

资源推荐

相关资源标签

vhdl 数字鉴频鉴相 FPGA 正交方波 matlab 集成电路设计数字测频技术数字下变频多相滤波脉冲压缩数字锁相环环路滤波器状态检测电荷泵锁相环高速比较器工业电子 EDA/PLD 全数字锁相环直接数字频率合成技术数字锁相环；数字鉴相 measureme chromatic digital particle 研究论文 NCO数控振荡器自然科学论文工程技术硬件技术硬件开发参考文献专业指导超前滞后型 verilog matlab学习资料数据分析技术文档 BPSK dpll fpga开发 Vivado